非均勻采樣軟件設計
發(fā)布時間:2008/12/17 0:00:00 訪問次數(shù):445
非均勻采樣方法的軟件設計總框圖如圖1所示。系統(tǒng)上電初始化后,啟動cpld。cpld收到dsp命令后,將輸出非均勻的時 鐘信號到ad,ad根據(jù)這個采樣信號進行采樣,每采樣一個數(shù)據(jù),提供一個中斷信號到dsp,dsp收到該中斷信號,從數(shù)據(jù) 總線讀取數(shù)據(jù),并保存在dsp的ram單元,直到采樣數(shù)據(jù)達到設定的數(shù)據(jù)個數(shù)。采樣數(shù)據(jù)滿后,由dsp進行非均勻的算法處 理,算法處理的詳細步驟包括3步:(1)非均勻采樣數(shù)據(jù)的初始化,主要完成對采樣數(shù)據(jù)時間間隔的處理,得到準確的 時間間隔;(2)傅里葉分析,對時域的采樣數(shù)據(jù)進行傅里葉分析,將時域信號轉(zhuǎn)換成頻域信號;(3)頻譜分析,對傅 里葉分析后的數(shù)據(jù)進行頻譜分析,得到信號頻譜。處理后的結(jié)果由dsp經(jīng)過數(shù)據(jù)傳輸單元通過usb接口傳輸?shù)絧c,pc對數(shù) 據(jù)進行簡單的分析并顯示。
圖1 系統(tǒng)軟件框圖
dsp程序的主流程如圖2所示,usb數(shù)據(jù)傳輸?shù)牧鞒倘鐖D3所示。
圖2 程序流程
圖3 usb傳輸程序流程
歡迎轉(zhuǎn)載,信息來源維庫電子市場網(wǎng)(www.dzsc.com)
非均勻采樣方法的軟件設計總框圖如圖1所示。系統(tǒng)上電初始化后,啟動cpld。cpld收到dsp命令后,將輸出非均勻的時 鐘信號到ad,ad根據(jù)這個采樣信號進行采樣,每采樣一個數(shù)據(jù),提供一個中斷信號到dsp,dsp收到該中斷信號,從數(shù)據(jù) 總線讀取數(shù)據(jù),并保存在dsp的ram單元,直到采樣數(shù)據(jù)達到設定的數(shù)據(jù)個數(shù)。采樣數(shù)據(jù)滿后,由dsp進行非均勻的算法處 理,算法處理的詳細步驟包括3步:(1)非均勻采樣數(shù)據(jù)的初始化,主要完成對采樣數(shù)據(jù)時間間隔的處理,得到準確的 時間間隔;(2)傅里葉分析,對時域的采樣數(shù)據(jù)進行傅里葉分析,將時域信號轉(zhuǎn)換成頻域信號;(3)頻譜分析,對傅 里葉分析后的數(shù)據(jù)進行頻譜分析,得到信號頻譜。處理后的結(jié)果由dsp經(jīng)過數(shù)據(jù)傳輸單元通過usb接口傳輸?shù)絧c,pc對數(shù) 據(jù)進行簡單的分析并顯示。
圖1 系統(tǒng)軟件框圖
dsp程序的主流程如圖2所示,usb數(shù)據(jù)傳輸?shù)牧鞒倘鐖D3所示。
圖2 程序流程
圖3 usb傳輸程序流程
歡迎轉(zhuǎn)載,信息來源維庫電子市場網(wǎng)(www.dzsc.com)
上一篇:非均勻采樣系統(tǒng)測試
上一篇:非均勻采樣硬件設計
熱門點擊
- FPGA技術(shù)按顆粒度分類
- Visual Basic變量類型
- DDS各部分的具體參數(shù)
- DSP的系統(tǒng)配置命令文件
- DSP配置頭文件
- DSP中斷向量表和中斷子向量表
- 非均勻采樣理論概述
- DSP和音頻AD/DA的硬件設計
- 數(shù)字信號處理FPGA的結(jié)構(gòu)
- 非均勻采樣的理論基礎
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細]