TMS320F28xx電源設(shè)計
發(fā)布時間:2009/1/10 0:00:00 訪問次數(shù):579
tms320f2812/f2811/f28lo/c2812 /c2811/c2810處理器要求采用雙電源(1.8 v或1.9 v和3.3 v)為cpu、flash、rom、adc以及i/o等外設(shè)供電。為了保證上電過程中所有模塊具有正確的復(fù)位狀態(tài),要求處理器上電/掉電滿足一定的次序要求。
為滿足系統(tǒng)上電過程中相關(guān)引腳處于確定的狀態(tài)并簡化設(shè)計,首先應(yīng)保證所有模塊的3.3v電壓(包括vddio、vdd3vfl、vdda1/vdda2/vddaio/avddrefbg)先供電,然后提供1.8 v或1.9v電壓。要求在vddio電壓達(dá)到2.5 v之前,1.8 v或1.9 v(vdd/vdd1)的電壓不能超過0.3 v。只有這樣才能夠保證在上電過程中,所有i/o狀態(tài)確定后內(nèi)核才上電,處理器模塊上電完成后都處于一個正確的復(fù)位狀態(tài)。上電次序如圖1所示。
圖1 281x處理器上電/掉電次序時序
掉電過程中,在vdd降低到1.5 v之前,處理器的復(fù)位引腳必須插人最小8 μs的低電平。這樣有助于在vddio/vdd掉電之前,片上的flash邏輯處于復(fù)位狀態(tài)。因此,電源設(shè)計時一般采用ldo的復(fù)位輸出作為處理器的復(fù)位控制信號。供電原理如圖2所示。
圖2 281x處理器供電原理圖
歡迎轉(zhuǎn)載,信息來源維庫電子市場網(wǎng)(www.dzsc.com)
tms320f2812/f2811/f28lo/c2812 /c2811/c2810處理器要求采用雙電源(1.8 v或1.9 v和3.3 v)為cpu、flash、rom、adc以及i/o等外設(shè)供電。為了保證上電過程中所有模塊具有正確的復(fù)位狀態(tài),要求處理器上電/掉電滿足一定的次序要求。
為滿足系統(tǒng)上電過程中相關(guān)引腳處于確定的狀態(tài)并簡化設(shè)計,首先應(yīng)保證所有模塊的3.3v電壓(包括vddio、vdd3vfl、vdda1/vdda2/vddaio/avddrefbg)先供電,然后提供1.8 v或1.9v電壓。要求在vddio電壓達(dá)到2.5 v之前,1.8 v或1.9 v(vdd/vdd1)的電壓不能超過0.3 v。只有這樣才能夠保證在上電過程中,所有i/o狀態(tài)確定后內(nèi)核才上電,處理器模塊上電完成后都處于一個正確的復(fù)位狀態(tài)。上電次序如圖1所示。
圖1 281x處理器上電/掉電次序時序
掉電過程中,在vdd降低到1.5 v之前,處理器的復(fù)位引腳必須插人最小8 μs的低電平。這樣有助于在vddio/vdd掉電之前,片上的flash邏輯處于復(fù)位狀態(tài)。因此,電源設(shè)計時一般采用ldo的復(fù)位輸出作為處理器的復(fù)位控制信號。供電原理如圖2所示。
圖2 281x處理器供電原理圖
歡迎轉(zhuǎn)載,信息來源維庫電子市場網(wǎng)(www.dzsc.com)
熱門點擊
- 3.3V單電源上電次序控制電源分配開關(guān)
- DSP中斷概述及中斷源
- Visual Basic變量類型
- 采用P通道MOSFET管和具有穩(wěn)定標(biāo)識的DC
- DSP的系統(tǒng)配置命令文件
- DSP配置頭文件
- DSP中斷向量表和中斷子向量表
- 非均勻采樣理論概述
- DSP和音頻AD/DA的硬件設(shè)計
- TMS320X28xx處理器外設(shè)多通道緩沖串
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細(xì)]
- AMOLED顯示驅(qū)動芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計
- GB300 超級芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究