當(dāng)采用雙電源器件芯片設(shè)計(jì)系統(tǒng)時(shí)，需要考慮系統(tǒng)上電或掉電操作過程中內(nèi)核和i/o供電的相對(duì)電壓和上電次序。通常情況下，在芯片內(nèi)部?jī)?nèi)核和外部i/o模塊采用獨(dú)立的供電結(jié)構(gòu)，如果在上電或掉電過程中兩個(gè)電壓的供電起點(diǎn)和上升速度不同，就會(huì)在獨(dú)立的結(jié)構(gòu)（內(nèi)核和外部i/o模塊）之間產(chǎn)生電流，從而影響系統(tǒng)初始化狀態(tài)，甚至影響器件的壽命，而且隔離模塊之間的電流還會(huì)觸發(fā)器件本身的閉鎖保護(hù)。盡管ti公司的dsp上電過程中允許兩種供電有一定的時(shí)間差，但為了提高系統(tǒng)的穩(wěn)定性和延長(zhǎng)器件的使用壽命，在設(shè)計(jì)時(shí)必須考慮上電、掉電次序問題。

　　應(yīng)用雙供電dsp平臺(tái)的系統(tǒng)，在i/o供電之前每個(gè)dsp內(nèi)核供電電流都比較大。引起電流過大主要是由于dsp內(nèi)核沒有正確地初始化，一旦cpu檢測(cè)到內(nèi)部的時(shí)鐘脈沖，這種超大電流就會(huì)停止。隨著pll開始工作，i/o上電，產(chǎn)生的時(shí)鐘脈沖將降低上述的超大電流，從而使供電回到正常范圍。減小內(nèi)核和i/o供電的時(shí)間間隔可以減小這種大吸收電流對(duì)系統(tǒng)的影響。

　　雙供電模塊（比如tps563xx和pt69xx）可以消除兩個(gè)電源之間的延時(shí)。此外，還可以采用肖特基二極管鉗制內(nèi)核和i/o的電源以滿足系統(tǒng)的供電需求。雙供電系統(tǒng)原理如圖1所示。內(nèi)核和i/o的供電應(yīng)盡可能靠近dsp以減少供電通道的電感和阻抗。

　　對(duì)于單3.3 v供電（內(nèi)核和i/o都是3.3 v）或雙電源（如內(nèi)核1.8 v，i/o 3.3 v）的dsp系統(tǒng)，有幾種方法可以保證內(nèi)核先于外部i/o供電（281x處理器要求ijo先于內(nèi)核供電），從而避免產(chǎn)生系統(tǒng)級(jí)總線沖突。對(duì)于dsp內(nèi)核和外設(shè)供電次序控制可以采用多種方法，下面主要介紹2種方法：采用分離元件p通道m(xù)osfet管或者ti公司提供的電源分配開關(guān)。這兩種方法都可以實(shí)現(xiàn)在dsp內(nèi)核供電過程中隔離內(nèi)核和外部i/o器件電源以及控制上電次序的目的。

　　歡迎轉(zhuǎn)載，信息來源維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）