eCAN總線模塊的位時(shí)間(Bit-Timing)配置
發(fā)布時(shí)間:2009/1/13 0:00:00 訪問(wèn)次數(shù):1493
can協(xié)議規(guī)范將位時(shí)間分成4個(gè)不同的時(shí)間段,如圖所示。
sync_seg 該段用來(lái)同步總線上的各節(jié)點(diǎn),在該段內(nèi)需要一個(gè)邊沿。本段總是一個(gè)time quantum(tq)。
prop_seg 該段用來(lái)補(bǔ)償網(wǎng)絡(luò)內(nèi)的物理延時(shí)。它是信號(hào)在總線上傳播時(shí)間和的2倍,輸入比較延時(shí)和輸出驅(qū)動(dòng)延時(shí)。該段在1~8 time quanta(tq)之間可編程。
phase_seg1該項(xiàng)用來(lái)補(bǔ)償上升沿相位錯(cuò)誤,在1~8 time quanta(tq)之間可編程,并且可以被重新同步延長(zhǎng)。
phase_seg2該項(xiàng)用來(lái)補(bǔ)償下降沿相位錯(cuò)誤,2~8 time quanta(tq)之間可編程,并且可以被重新同步縮短。
圖 can位時(shí)間長(zhǎng)庋
在ecan模式下,can總線上位的長(zhǎng)度由參數(shù)tseg1(btc.6~3)、tseg2(btc.2~0)和brp(btc.dj~16)確定。can協(xié)議定義prop_seg和phase_seg1結(jié)合構(gòu)成tseg1;tseg2定義了phase ̄seg2時(shí)間段的長(zhǎng)度。ipt(信息處理時(shí)間)相當(dāng)于位讀取操作所需要的時(shí)間,ipt等于2倍的tq。
在確定位時(shí)間段時(shí),必須滿足下列位時(shí)間選擇規(guī)則:
●tseg1(min)≥tseg2;
●ipt≤tseg1≥≥6tq;
●ipt≤tseg2≤8tq;
●ipt=3/brp(較接近3/brp的整數(shù)值作為ipt的結(jié)果);
●itq≤sjw min[4 tq,tseg2](sjw為同步跳轉(zhuǎn)寬度);
●為使用3次采樣模式,必須選擇brp≥5。
歡迎轉(zhuǎn)載,信息來(lái)源維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
can協(xié)議規(guī)范將位時(shí)間分成4個(gè)不同的時(shí)間段,如圖所示。
sync_seg 該段用來(lái)同步總線上的各節(jié)點(diǎn),在該段內(nèi)需要一個(gè)邊沿。本段總是一個(gè)time quantum(tq)。
prop_seg 該段用來(lái)補(bǔ)償網(wǎng)絡(luò)內(nèi)的物理延時(shí)。它是信號(hào)在總線上傳播時(shí)間和的2倍,輸入比較延時(shí)和輸出驅(qū)動(dòng)延時(shí)。該段在1~8 time quanta(tq)之間可編程。
phase_seg1該項(xiàng)用來(lái)補(bǔ)償上升沿相位錯(cuò)誤,在1~8 time quanta(tq)之間可編程,并且可以被重新同步延長(zhǎng)。
phase_seg2該項(xiàng)用來(lái)補(bǔ)償下降沿相位錯(cuò)誤,2~8 time quanta(tq)之間可編程,并且可以被重新同步縮短。
圖 can位時(shí)間長(zhǎng)庋
在ecan模式下,can總線上位的長(zhǎng)度由參數(shù)tseg1(btc.6~3)、tseg2(btc.2~0)和brp(btc.dj~16)確定。can協(xié)議定義prop_seg和phase_seg1結(jié)合構(gòu)成tseg1;tseg2定義了phase ̄seg2時(shí)間段的長(zhǎng)度。ipt(信息處理時(shí)間)相當(dāng)于位讀取操作所需要的時(shí)間,ipt等于2倍的tq。
在確定位時(shí)間段時(shí),必須滿足下列位時(shí)間選擇規(guī)則:
●tseg1(min)≥tseg2;
●ipt≤tseg1≥≥6tq;
●ipt≤tseg2≤8tq;
●ipt=3/brp(較接近3/brp的整數(shù)值作為ipt的結(jié)果);
●itq≤sjw min[4 tq,tseg2](sjw為同步跳轉(zhuǎn)寬度);
●為使用3次采樣模式,必須選擇brp≥5。
歡迎轉(zhuǎn)載,信息來(lái)源維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
熱門點(diǎn)擊
- USB接口內(nèi)部結(jié)構(gòu)
- USB封包格式
- A/D轉(zhuǎn)換過(guò)程
- CAN總線的仲裁
- USB通信協(xié)議——傳輸類型
- JTAG接線描述
- A/D變換類型
- eCAN總線模塊的位時(shí)間(Bit-Timin
- 外部DMA請(qǐng)求/應(yīng)答協(xié)議
- USB硬件原理圖
推薦技術(shù)資料
- AMOLED顯示驅(qū)動(dòng)芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計(jì)
- GB300 超級(jí)芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個(gè)最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究