GAL20V8特點(diǎn)

1)高性能E2CMOS®技術(shù)
  Fmax = 166兆赫
  4 ns的最大時(shí)鐘輸入到數(shù)據(jù)輸出
  UltraMOS®先進(jìn)的CMOS技術(shù)

2)50％到75％減少功率雙極
  國(guó)際商會(huì)75毫安典型低功率設(shè)備
  45毫安典型國(guó)際商會(huì)季度電力設(shè)備

3)ACTIVE PULL-UPS上的所有引腳

4)E2電池技術(shù)
  可重構(gòu)邏輯
  可再編程細(xì)胞
  100％Tested/100％的收益率
  高速電擦除（<100毫秒）
  20年的數(shù)據(jù)保存

5)八個(gè)輸出邏輯宏單元
  最大的靈活性復(fù)雜邏輯設(shè)計(jì)
  可編程輸出極性
  兼與全功能模擬24-PAL ®器件熔絲圖/參數(shù)兼容性

6)PRELOAD和上電復(fù)位所有寄存器
  100％功能測(cè)試性

7)應(yīng)用包括：
  DMA控制
  狀態(tài)機(jī)控制
  高速圖形處理
  標(biāo)準(zhǔn)邏輯速度升級(jí)

8)電子簽名鑒定

GAL20V8說(shuō)明

    該GAL20V8，在5ns的最大傳播延遲時(shí)間，結(jié)合一種高性能的CMOS工藝與電可擦除（E2）浮柵技術(shù)，可提供的最高速度表現(xiàn)在PLD市場(chǎng)。高速擦除時(shí)間 （<100毫秒）允許器件重新編程速度和效率。

    通用架構(gòu)提供最大的設(shè)計(jì)靈活性允許輸出邏輯宏單元（OLMC）被配置用戶。許多建筑的一個(gè)重要子集配置與GAL20V8可能是PAL架構(gòu)上市在宏單元描述部分表。 GAL20V8器件是具有完全模仿這些PAL的體系的能力功能/熔絲圖/參數(shù)的兼容性。獨(dú)特的測(cè)試電路和可編程細(xì)胞允許完整的交流，DC，并在生產(chǎn)過(guò)程中的功能測(cè)試。因此，格安森美半導(dǎo)體提供100％現(xiàn)場(chǎng)可編程性和功能GAL的所有產(chǎn)品。此外，100擦除/寫(xiě)周期，數(shù)據(jù)保留20年以上指定。

輸出邏輯宏單元（OLMC）

    有三種可能的全球OLMC配置模式：簡(jiǎn)單的，復(fù)雜的，并注冊(cè)。兩個(gè)全球位SYN和AC0，控制所有宏單元模式配置。異或位每個(gè)宏單元的輸出控制在三個(gè)任意極性模式，而每個(gè)宏單元的AC1位控制​​輸入/輸出配置。這兩個(gè)全球和16家個(gè)體建筑位定義在GAL20V8所有可能的配置。該這些結(jié)構(gòu)上的位所提供的資料只是為了提供更好的了解該設(shè)備。編譯器軟件將透明設(shè)置從引腳定義這些結(jié)構(gòu)位，所以用戶應(yīng)該不需要直接操作這些結(jié)構(gòu)位。

編譯器支持OLMC

    軟件的編譯器支持三種不同的全球OLMC模式為不同的設(shè)備類型。大多數(shù)編譯器都能夠自動(dòng)選擇設(shè)備類型，一般在登記冊(cè)上的使用和輸出使能（OE）的使用。注冊(cè)設(shè)備上使用該軟件的力量選擇注冊(cè)方式。與所有的組合輸出由乘積項(xiàng)控制的OE將迫使軟件選擇復(fù)雜的模式。該軟件將只選擇簡(jiǎn)單模式當(dāng)所有的輸出都沒(méi)有OE控制的專用組合。不同的設(shè)備表中列出的類型，可用于覆蓋由軟件自動(dòng)設(shè)備選擇。
    當(dāng)使用編譯器軟件來(lái)配置設(shè)備，用戶要特別注意在每種模式下的限制。在注冊(cè)模式引腳1和引腳13（DIP引腳）永久配置為時(shí)鐘和輸出使能分別。這些引腳不能被配置為在注冊(cè)模式專用輸入。
    在復(fù)雜的模式引腳1和引腳13成為專用輸入和使用22針的反饋路徑和引腳15元。由于這種反饋路徑使用，引腳22和引腳15不具備反饋選項(xiàng)在此模式下。
    在簡(jiǎn)單模式下的輸出管腳的所有反饋路徑路由通過(guò)相鄰引腳。這樣，兩個(gè)內(nèi)心最引腳（引腳18和19）將不會(huì)有反饋的選擇，因?yàn)檫@些引腳始終配置為專用的組合輸出。