夏 立 吳正國

     來源：《電子技術(shù)應(yīng)用》

     摘要：介紹了tms320c3x

     dsp串口的一種擴展方法，給出該接口電路的verilog hdl實現(xiàn)。該接口電路已被作者應(yīng)用到實際系統(tǒng)中，仿真和實踐證明該電路穩(wěn)定可靠，具有一定的應(yīng)用價值。

     關(guān)鍵詞：數(shù)字信號處理器

     硬件描述語言 接口電路

     tms320c3x是ti公司生產(chǎn)的第三代數(shù)字信號處理器，目前已相繼推出c30、c31、c32和vc33等四種類型，由于其性價比高而被廣泛應(yīng)用于各個領(lǐng)域中。

     tms320c3x是一種32bit的浮點dsp，其程序、數(shù)據(jù)和外設(shè)地址都映射在同一存儲空間，并有豐富的尋址方式和較大的尋址空間，因此對外設(shè)的訪問非常靈活方便。但在實際應(yīng)用中往往也要考慮一些不利因素：一是外部總線速度高、地址線寬，因此增加外對接口電路的時序要求較高，且電路連接較復(fù)雜；二是頻繁的外設(shè)訪問操作易產(chǎn)生流水線沖突而影響整體性能。dsp的串口有較強的設(shè)備管理能力，與外設(shè)連接也很簡單，因此成為dsp與低速外設(shè)交換數(shù)據(jù)的首選。但在tms320c3x系列中，除tms320c30提供兩個串口外，其它幾種芯片都只有一個串口，在很多情況下限制了這些芯片的進一步使用。本文針對c3x串口的特點，以tms320c3x與tlc3204x連接為例，設(shè)計了一種串口擴展方法。

     1 tms320c3x與tlc3204x連接簡介

     tlc3204x是ti公司生產(chǎn)的話帶模數(shù)接口芯片（aic），可與tms320c3x等多種dsp芯片的串口直接相連，其a/d、d/a轉(zhuǎn)換精度為14bit，按16bit方式傳送，其中兩位用于芯片控制和啟動輔助通信[1]。圖1是tlc3204x與tms320c3x串口的連接圖[2]。aic與dsp通過dx和dr交換數(shù)據(jù)，aic的主時鐘信號（mclk）由dsp的定時器0提供，而aic的移位脈沖（sclk）作為串口的發(fā)送時鐘（clkx）和接收時鐘（clkr），發(fā)送和接收幀同步信號分別由aic的fsx和fsr提供。dsp串口以16位變速傳送方式工作，aic按字方式傳送數(shù)據(jù)。

     2 tms320c3x串口擴展原理

     一般而言，外設(shè)數(shù)據(jù)字長較短，而tms320c3x串口數(shù)據(jù)字長可靈活配置。利用這一特點，只要增設(shè)少量的外部電路，就能在現(xiàn)有基礎(chǔ)上擴展接口。在本例中，tlc3204x數(shù)據(jù)是16bit字長，因此只要將tms320c3x串口設(shè)定為32bit傳送方式，每個tlc3204x各點用16bit，就能將該串口一分二。圖2為tms320c3x與兩片tlc3204x的連接示意圖，其接口電路的設(shè)計可分為發(fā)送和接收兩部分的設(shè)計。

     2.1 發(fā)送接口電路

     該接口應(yīng)完成兩個任務(wù)。一是接收來自tms320c3x串口的32bit數(shù)據(jù)，由tms320c3x提供移位脈沖clkx，幀同步信號（fsx）由接口電路提供，其時序如圖3所示。二是將32bit數(shù)據(jù)會解為兩個16bit數(shù)據(jù)，然后再轉(zhuǎn)送到兩個tlc3204x芯片，由tlc3204x芯片提供發(fā)送時鐘sclk和幀同步信號fsx以及完成信號eodx。傳送時序如圖4所示。

     2.2 接收接口電路

     該接口電路是發(fā)送接口電路的逆過程，其時序如圖5和圖6所示。

     3 接口電路的實現(xiàn)

     verilog hdl[3]描述硬件單元的結(jié)構(gòu)簡單且易讀，是當前最流行和通用的兩種硬件描述語言之一，得到眾多eda工具的支持，因此利用該語言進行電路設(shè)計可以節(jié)省開發(fā)成本并縮短開發(fā)周期。

     3.1 接口電路的頂層verilog hdl描述

     module dsp_tlc(sclk1,dx1,fsx1,eodx1,dr1,fsr1,

     eodr1,sclk0,dx0,fsx0,eodx0,dr0,fsr0,eodr0,

     clkx,dx,fsx,dr,fsr,reset);

     input fsx1,eodx1,fsx0,eodx0,dx,clkx,reset;

     output fsx,dx1,ex0;

     input dr1,sclk1