數(shù)字法測(cè)量峰值的基本思路是將信號(hào)的瞬時(shí)幅值經(jīng)A/D采樣送入CPU（單片機(jī)、FPGA等），在信號(hào)周期內(nèi)對(duì)輸入信號(hào)的采樣值進(jìn)行大小比較，從而得出信號(hào)的峰值或峰一峰值。比較在CPU內(nèi)部實(shí)現(xiàn)，可簡(jiǎn)化測(cè)量電路且容易實(shí)現(xiàn)。系統(tǒng)框圖如圖8-3所示。

    在CPU (FPGA)內(nèi)部設(shè)置兩個(gè)暫存器，分別存儲(chǔ)目前測(cè)到的最大值和最小值。下一個(gè)信號(hào)被采集進(jìn)來以后，分別與這兩個(gè)暫存器里面的數(shù)據(jù)比較，若大于原來存儲(chǔ)的最大值，則用這個(gè)值覆蓋原最大值；若小于最小值，則用這個(gè)值覆蓋原最小值；若介于最大值與最小值之間，則丟棄該值，等待下一個(gè)采樣值的來臨。在每個(gè)信號(hào)周期結(jié)束時(shí)，暫存器l和暫存器2的差值就是峰一峰值。
    數(shù)字測(cè)量可使精度和穩(wěn)定度進(jìn)一步提高，且避免了模擬器件不穩(wěn)定或漂移等因素的影響，減小了峰值檢測(cè)的誤差。
    采用A/D采樣的方法采集峰值點(diǎn)，對(duì)于采樣點(diǎn)數(shù)的要求叱較高。在通常情況下，保持波形失真度小，要求波形至少由64個(gè)點(diǎn)組成，對(duì)于20MHz的A/D采樣速率，能處理的信號(hào)頻率也只能達(dá)到20MHz/64=312.5kHz，因此限制了數(shù)字測(cè)量方法的測(cè)量頻率范圍。要克服測(cè)量頻率的“瓶頸”可以采用欠采樣的辦法，但會(huì)大大降低實(shí)時(shí)性，并且也會(huì)增加數(shù)字處理的復(fù)雜度。所以，此方法對(duì)于頻率較低的信號(hào)峰值測(cè)量有著較好的性能（包括穩(wěn)定性和精度等方面），但是能夠?qū)崟r(shí)處理的信號(hào)頻率范圍比較小。   G1084T43UF