1．基于lP的可重用設(shè)計(jì)方法
    雖然現(xiàn)代集成電路規(guī)模變得越來(lái)越龐大，功能越來(lái)越復(fù)雜，但是工程師們發(fā)現(xiàn)在許多種類不同、功能不同的集成電路里往往包含許多功能相同的模塊。因此，工程師們便可以將這些功能模塊做成一個(gè)個(gè)可重復(fù)使用的通用模塊，并在新的設(shè)計(jì)中調(diào)用它，這可以使設(shè)計(jì)效率大大提高。這種可以通用的功能模塊就稱為知識(shí)產(chǎn)權(quán)(intellectual property，IP)模塊。這種設(shè)計(jì)理念引起了集成電路產(chǎn)業(yè)的一次新分工，一些設(shè)計(jì)公司開始專門設(shè)計(jì)一些小型而通用的功能模塊，另一些公司則不會(huì)像以往那樣逐一設(shè)計(jì)芯片里的每個(gè)功能棋
塊，而是去購(gòu)買別的公司已經(jīng)設(shè)計(jì)并驗(yàn)證好的模塊，然后將這些模塊以某種協(xié)議集成在一起，便可以完成一塊規(guī)模龐大、功能復(fù)雜的芯片了。這種類似于搭積木的設(shè)計(jì)方法極大地提高了設(shè)計(jì)效率，縮小了工藝水平與設(shè)計(jì)效率的剪刀差，大大縮短了設(shè)計(jì)周期和上市時(shí)
間，同時(shí)也降低了設(shè)計(jì)成本。

    2．基于軟件語(yǔ)言的硬件設(shè)計(jì)方法
    現(xiàn)代集成電路設(shè)計(jì)最重要的特征就是通過(guò)計(jì)算機(jī)語(yǔ)言來(lái)進(jìn)行實(shí)際電路的設(shè)計(jì)。通過(guò)提高電路描述的抽象層次，來(lái)達(dá)到簡(jiǎn)化設(shè)計(jì)、提高設(shè)計(jì)效率的目的。目前國(guó)際上流行的硬件描述語(yǔ)言主要有兩種：Verilog HDL和VHDL，都是在20世紀(jì)80年代中期開發(fā)出來(lái)的。兩種HDL語(yǔ)言均為IEEE標(biāo)準(zhǔn)，其基本原理是相同的，只是在語(yǔ)法和描述形式上有一些區(qū)別。其中Verilog語(yǔ)言是一種從C語(yǔ)言發(fā)展出來(lái)的專用語(yǔ)言，具有良好的可讀性和易用性。除了這兩種語(yǔ)言之外，這幾年還出現(xiàn)了許多設(shè)計(jì)、驗(yàn)證以及腳本語(yǔ)言，這些語(yǔ)言被應(yīng)用在集成電路設(shè)計(jì)流程中的某個(gè)環(huán)節(jié)中。例如，用于系統(tǒng)級(jí)設(shè)計(jì)的Sy。temC語(yǔ)言和SystemVerilog語(yǔ)言；用于驗(yàn)證的Vera語(yǔ)言；用于特定操作系統(tǒng)中實(shí)現(xiàn)工程自動(dòng)化的Tcl腳本語(yǔ)言等。這些語(yǔ)言的出現(xiàn)，很大程度上提高了工程師的設(shè)計(jì)效率和準(zhǔn)確度。

    3．基于標(biāo)準(zhǔn)單元庫(kù)的自動(dòng)設(shè)計(jì)方法
    我們前面提到，集成電路的版圖是在一塊半導(dǎo)體材料上實(shí)現(xiàn)的電路元器件結(jié)構(gòu)的圖形集合，但是設(shè)計(jì)工程師并不可能去逐個(gè)設(shè)計(jì)這些電路元器件的版圖。因此，在現(xiàn)代集成電路設(shè)計(jì)中引用了標(biāo)準(zhǔn)單元庫(kù)的概念。芯片制造廠商會(huì)為工程師們提供他們所能制造的
標(biāo)準(zhǔn)單元庫(kù)，庫(kù)中包含了各種元器件的版圖，這些元器件的版圖高度相等、寬度不等，稱為標(biāo)準(zhǔn)單元。工程師們可以使用專門昀布局布線工具，根據(jù)設(shè)計(jì)要求自動(dòng)調(diào)用這些標(biāo)準(zhǔn)單元來(lái)完成版圖的設(shè)計(jì)，從而大大提高了設(shè)計(jì)效率。

  設(shè)計(jì)流程
    圖3.3.4是集成電路設(shè)計(jì)流程示意圖。設(shè)計(jì)的內(nèi)容包括從頂層描述的產(chǎn)品規(guī)格開始，到底層描述的完成晶體管器件級(jí)掩模圖形數(shù)據(jù)，直到檢測(cè)，經(jīng)過(guò)規(guī)格設(shè)計(jì)、功能模塊設(shè)計(jì)、邏輯設(shè)計(jì)、電路設(shè)計(jì)及版圖設(shè)計(jì)、流片、檢測(cè)等，依次進(jìn)行處理。在規(guī)格設(shè)計(jì)中，將市場(chǎng)和用戶的要求歸納為功能規(guī)格和性能規(guī)格。為了實(shí)現(xiàn)這些規(guī)格，需要確定最適當(dāng)?shù)挠?jì)算機(jī)運(yùn)算規(guī)則。所謂計(jì)算機(jī)運(yùn)算規(guī)則，就是實(shí)現(xiàn)這些規(guī)格的處理順序和處理方式。

           
    在功能模塊設(shè)計(jì)中，需要查出處理過(guò)程中所必需的功能，并對(duì)實(shí)現(xiàn)這些功能可能的電路進(jìn)行分割、分層，制作功能框圖。這些功能模塊又可以分為軟件實(shí)現(xiàn)的功能和硬件實(shí)現(xiàn)的功能。由軟件承擔(dān)的部分交由軟件開發(fā)，而硬件承擔(dān)的部分就是HDL設(shè)計(jì)。
    在邏輯設(shè)計(jì)中，將各功能框圖變換為邏輯門級(jí)，作成門級(jí)電路圖。用寄存器傳送級(jí)(register transfer level，RTL)描述之后，由邏輯合成工具進(jìn)行處理。
    在電路設(shè)計(jì)中，將門電路變換為晶體管電路，作成晶體管級(jí)電路圖。最后，由晶體管電路作成掩模圖形，在版圖設(shè)計(jì)中使用自動(dòng)配置布線工具。此外，在邏輯模塊設(shè)計(jì)、電路設(shè)計(jì)和版圖設(shè)計(jì)各個(gè)階段都要運(yùn)用相應(yīng)軟件工具進(jìn)行各種仿真。在這些工作中，器件設(shè)計(jì)和工藝設(shè)計(jì)的數(shù)據(jù)也是仿真的結(jié)果。
    流片(tapeout)是集成電路設(shè)計(jì)過(guò)程中的最后階段。  M28F101-200K6