浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術資料 » IC/元器件

IC測試及其特點

發(fā)布時間:2011/8/22 15:08:37 訪問次數(shù):1412

    1.IC測試
    測試是任何一種產(chǎn)品制造中保證產(chǎn)品質量必不可少的環(huán)節(jié),對于集成電路這種在電子產(chǎn)品中起著“大腦”或“心臟”作用的極其復雜的產(chǎn)品,測試更是至關重要。由于測試不僅在集成電路制造中,而且在電子制造的各個領域和環(huán)節(jié)中都廣泛應用,因而有關測試的通用性技術將在專門章節(jié)討論,這里主要針對集成電路制造中的特點做介紹。

    2.IC測試特點
    1)測試與處理數(shù)據(jù)龐大
    數(shù)字電路處理的信息不過是“0”和“1”,似乎很簡單,其實具體到數(shù)字集成電路測試中,測試和處理的數(shù)據(jù)量之大,是一般人難以想象的。例如要測試含有鎖存器、觸發(fā)器等時序電路單元的普通數(shù)字集成電路,通常需要專門的測試儀器將測試向量(1和o組成的測試序列,測試時加在電路各輸入端作為測試用的輸入信號)通過探針施加到集成電路的輸入管腳,同時通過探針在輸出管腳上進行檢測,并與預期的結果進行比較,從而發(fā)現(xiàn)制造中產(chǎn)生的故障。如果這個集成電路的輸入管腳數(shù)為25,肉部含有50個雙穩(wěn)態(tài)單元(觸發(fā)器或鎖存器),就要求有2”個測試向量(近似于3.8×1022個),假如以100萬次/s的速率將各測試向量加到電路上,那么進行一次完整的測試需要10億年!因此,在集成電路測試中測試方法設計勢在必行,例如對測試向量集進行精簡。


    2)物理操作尺寸微小
    為了最終產(chǎn)品的微小型化,芯片尺寸越來越小,相應裸芯片上可供測試的電接點和測試點也越來越小,沒有相應精密測試設備要進行裸芯片測試越來越不現(xiàn)實;另外隨著底部引線封裝IC大量應用,即使封裝好的IC測試也不是人工操作所能勝任。因而在半導體制造領域,各種IC測試裝備和方法的研發(fā)、應用已經(jīng)成為一個越來越重要的專業(yè)技術,成為技術和產(chǎn)業(yè)發(fā)展不可或缺的環(huán)節(jié)。

    3)測試內容繁多
    半導體集成電路制造中需要測試的內容十分繁雜。各種不同品種和用途的集成電路,例如數(shù)字集成電路、存儲器、模擬集成電路、數(shù)字/模擬混合電路、SoC器件、可編程器件、DC-DC模塊、電源模塊等,各有不同的測試要求和方法;同時,一種集成電路生產(chǎn)制
造過程中,從前端原材料晶圓驗收到各個工序的檢測,直到后端IC產(chǎn)品出廠,要經(jīng)過機、光、電及射線、超聲波等各種檢測儀器設備多次檢測,最終還要進行功能、性能測試,才能保證產(chǎn)品質量和可靠性指標。

    3、IC測試設計與成本
    1)可測性設計與內建自測試
    對簡單的集成電路,一個有經(jīng)驗的設計者可以設計出一套高故障覆蓋率的測試向量。然而,隨著電路復雜性的增加,設計高故障覆蓋率的測試同量就越來越困難,因為深嵌在電路內部節(jié)點的可訪問性(即可控制性和可觀測性)降低。需要在集成電路設計時就要考慮它的測試問題,這就是IC的可測試性設計(design for testability,DFT)。例如在設計時在集成電路內嵌入專門的測試電路就是解決可測試性的有效方法之一。
    所謂內建自測試(built—in self test,BIST)是指在大規(guī)模和超大規(guī)模集成電路中,為了使集成電路具有自我檢測功能,在集成電路芯片內部增加了產(chǎn)生激勵和做測試分析的電路,使芯片不但能完成邏輯功能,還能在外部給定測試方式命令時進行自我測試分析,并輸出結果。BIST電路中包含測試向量生成部件、掃描測試電路和測試結果輸出部件。它不需要準備測試向量,也不需要專門的測試設備。包含內建自測試技術的電路通常有兩種二作模式:自測試模式和正常工作模式。在正常工作模式下,自測試電路被禁止。
    顯然內建自測試電路會增加集成電路復雜性并增大芯片面積,但為了解決可測試性從而保證產(chǎn)品質量,這可能是必要的“支出”。
    此外,常用的可測性設計方法還有掃描路徑法和邊界掃描測試等方法。

    2)測試成本
    測試是芯片開發(fā)過程中費用最高、難度最大的一個環(huán)節(jié)。隨著篥成電路集成度的提高,測試費用可占到芯片制造成本的30%~50%甚至超過50%。高昂的測試成本源于高造價的、復雜的專用測試設備軟硬件,復雜的測試技術與昂貴的人工成本等。圖3.5.1所示為一種專用芯片測試裝置。不斷改進測試技術,盡可能共享測試裝備以及測試方法的創(chuàng)新都有助于降低成本。隨著科技的快速發(fā)展和市場競爭的加劇,產(chǎn)品的市場壽命相對于開發(fā)周期變得愈來愈短,測試對產(chǎn)品的上市時間、開發(fā)周期將會有越來越大的影響。    VT1211

                    

    1.IC測試
    測試是任何一種產(chǎn)品制造中保證產(chǎn)品質量必不可少的環(huán)節(jié),對于集成電路這種在電子產(chǎn)品中起著“大腦”或“心臟”作用的極其復雜的產(chǎn)品,測試更是至關重要。由于測試不僅在集成電路制造中,而且在電子制造的各個領域和環(huán)節(jié)中都廣泛應用,因而有關測試的通用性技術將在專門章節(jié)討論,這里主要針對集成電路制造中的特點做介紹。

    2.IC測試特點
    1)測試與處理數(shù)據(jù)龐大
    數(shù)字電路處理的信息不過是“0”和“1”,似乎很簡單,其實具體到數(shù)字集成電路測試中,測試和處理的數(shù)據(jù)量之大,是一般人難以想象的。例如要測試含有鎖存器、觸發(fā)器等時序電路單元的普通數(shù)字集成電路,通常需要專門的測試儀器將測試向量(1和o組成的測試序列,測試時加在電路各輸入端作為測試用的輸入信號)通過探針施加到集成電路的輸入管腳,同時通過探針在輸出管腳上進行檢測,并與預期的結果進行比較,從而發(fā)現(xiàn)制造中產(chǎn)生的故障。如果這個集成電路的輸入管腳數(shù)為25,肉部含有50個雙穩(wěn)態(tài)單元(觸發(fā)器或鎖存器),就要求有2”個測試向量(近似于3.8×1022個),假如以100萬次/s的速率將各測試向量加到電路上,那么進行一次完整的測試需要10億年!因此,在集成電路測試中測試方法設計勢在必行,例如對測試向量集進行精簡。


    2)物理操作尺寸微小
    為了最終產(chǎn)品的微小型化,芯片尺寸越來越小,相應裸芯片上可供測試的電接點和測試點也越來越小,沒有相應精密測試設備要進行裸芯片測試越來越不現(xiàn)實;另外隨著底部引線封裝IC大量應用,即使封裝好的IC測試也不是人工操作所能勝任。因而在半導體制造領域,各種IC測試裝備和方法的研發(fā)、應用已經(jīng)成為一個越來越重要的專業(yè)技術,成為技術和產(chǎn)業(yè)發(fā)展不可或缺的環(huán)節(jié)。

    3)測試內容繁多
    半導體集成電路制造中需要測試的內容十分繁雜。各種不同品種和用途的集成電路,例如數(shù)字集成電路、存儲器、模擬集成電路、數(shù)字/模擬混合電路、SoC器件、可編程器件、DC-DC模塊、電源模塊等,各有不同的測試要求和方法;同時,一種集成電路生產(chǎn)制
造過程中,從前端原材料晶圓驗收到各個工序的檢測,直到后端IC產(chǎn)品出廠,要經(jīng)過機、光、電及射線、超聲波等各種檢測儀器設備多次檢測,最終還要進行功能、性能測試,才能保證產(chǎn)品質量和可靠性指標。

    3、IC測試設計與成本
    1)可測性設計與內建自測試
    對簡單的集成電路,一個有經(jīng)驗的設計者可以設計出一套高故障覆蓋率的測試向量。然而,隨著電路復雜性的增加,設計高故障覆蓋率的測試同量就越來越困難,因為深嵌在電路內部節(jié)點的可訪問性(即可控制性和可觀測性)降低。需要在集成電路設計時就要考慮它的測試問題,這就是IC的可測試性設計(design for testability,DFT)。例如在設計時在集成電路內嵌入專門的測試電路就是解決可測試性的有效方法之一。
    所謂內建自測試(built—in self test,BIST)是指在大規(guī)模和超大規(guī)模集成電路中,為了使集成電路具有自我檢測功能,在集成電路芯片內部增加了產(chǎn)生激勵和做測試分析的電路,使芯片不但能完成邏輯功能,還能在外部給定測試方式命令時進行自我測試分析,并輸出結果。BIST電路中包含測試向量生成部件、掃描測試電路和測試結果輸出部件。它不需要準備測試向量,也不需要專門的測試設備。包含內建自測試技術的電路通常有兩種二作模式:自測試模式和正常工作模式。在正常工作模式下,自測試電路被禁止。
    顯然內建自測試電路會增加集成電路復雜性并增大芯片面積,但為了解決可測試性從而保證產(chǎn)品質量,這可能是必要的“支出”。
    此外,常用的可測性設計方法還有掃描路徑法和邊界掃描測試等方法。

    2)測試成本
    測試是芯片開發(fā)過程中費用最高、難度最大的一個環(huán)節(jié)。隨著篥成電路集成度的提高,測試費用可占到芯片制造成本的30%~50%甚至超過50%。高昂的測試成本源于高造價的、復雜的專用測試設備軟硬件,復雜的測試技術與昂貴的人工成本等。圖3.5.1所示為一種專用芯片測試裝置。不斷改進測試技術,盡可能共享測試裝備以及測試方法的創(chuàng)新都有助于降低成本。隨著科技的快速發(fā)展和市場競爭的加劇,產(chǎn)品的市場壽命相對于開發(fā)周期變得愈來愈短,測試對產(chǎn)品的上市時間、開發(fā)周期將會有越來越大的影響。    VT1211

                    

上一篇:摻雜工藝

上一篇:KGD技術

相關IC型號
VT1211
暫無最新型號

熱門點擊

 

推薦技術資料

單片機版光立方的制作
    N視頻: http://v.youku.comN_sh... [詳細]
版權所有:51dzw.COM
深圳服務熱線:13751165337  13692101218
粵ICP備09112631號-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡技術有限公司
付款方式


 復制成功!