邊界掃描測(cè)試技術(shù)主要用來(lái)解決芯片的測(cè)試問(wèn)題。
    20世紀(jì)80年代后期，對(duì)電路板和芯片的測(cè)試出現(xiàn)了困難。以往，在生產(chǎn)過(guò)程中對(duì)電路板的檢驗(yàn)是由人工或測(cè)試設(shè)備進(jìn)行的，但隨著集成電路密度的提高，集成電路的引腳也變得越來(lái)越密，測(cè)試變得很困難。例如，TQFP封裝器件，管腳的間距僅有0.6mm，這樣小的空間內(nèi)幾乎放不下一根探針。     DS8024-RJX
    同時(shí)，由于國(guó)際技術(shù)的交流和降低產(chǎn)品成本的需要，也要求為集成電路和電路板的測(cè)試制訂統(tǒng)一的規(guī)范。
    邊界掃描技術(shù)正是在這種背景下產(chǎn)生的，IEEE1149.1協(xié)議是由IEEE組織聯(lián)合測(cè)試行動(dòng)組(JTAG)在20世紀(jì)80年代提出的邊界掃描測(cè)試技術(shù)標(biāo)準(zhǔn)，用來(lái)解決高密度引線器件和高密度電路板上的元件的測(cè)試問(wèn)題。
    標(biāo)準(zhǔn)的邊界掃描測(cè)試只需要四根信號(hào)線，能夠?qū)﹄娐钒迳纤兄С诌吔鐠呙璧男酒瑑?nèi)部邏輯和邊界管腳進(jìn)行測(cè)試。應(yīng)用邊界掃描技術(shù)能增強(qiáng)芯片、電路板甚至系統(tǒng)的可測(cè)試性。

http://ytrsdz.51dzw.com