圖16-10所示為FPGA的結(jié)構(gòu)示意圖。它主要由可編程輸入/輸出模塊IOB、可編程邏輯塊CLB和可編程互連資源PIR三種可編程邏輯部件和用于存放編程數(shù)據(jù)的靜態(tài)存儲器SRAM（圖中用M方框表示）組成。  DSEC60-06A

    可編程輸入/輸出模塊IOB分布在芯片的四周，它是內(nèi)部邏輯電路和芯片外引腳之間的可編程接口電路。
    可編程邏輯塊CLB分布在芯片的中間，通過對CLB編程可實現(xiàn)組合邏輯電路和時序邏輯電路。系統(tǒng)的主要邏輯功能由CLB實現(xiàn)。
    可編程互連資源PIR提供了豐富的連線資源，包括縱橫網(wǎng)狀連線、可編程開關(guān)矩陣和可編程連接點等，主要用以實現(xiàn)CLB模塊之間、CLB模塊與IOB模塊之間的連接。
    靜態(tài)存儲器SRAM用于存放內(nèi)部IOB、CLB和PIR的編程數(shù)據(jù)，并形成對IOB、CLB及PIR的控制，從而完成系統(tǒng)邏輯功能。系統(tǒng)失電后，SRAM中存放的數(shù)據(jù)會全部丟失，因此每次在系統(tǒng)通電后，都要把存放在EPROM中的編程數(shù)據(jù)通過邏輯電路重新裝載到FP-GA的靜態(tài)存儲器SRAM中。數(shù)據(jù)的重新裝載過程可以是自動完成，也可以由單片機(jī)控制完成。

http://ytrsdz.51dzw.com