1．同步三進(jìn)制加法計(jì)數(shù)器EET1102G    

    在這項(xiàng)實(shí)驗(yàn)中，利用74LS112的兩個(gè)J-K觸發(fā)器構(gòu)成同步三進(jìn)制加法計(jì)數(shù)器，其電路如圖2.8.5所示。
    該電路設(shè)計(jì)將兩J-K觸發(fā)器的復(fù)位端1RD和2RD接“高低電平”信號(hào)。當(dāng)1RD一2RD一0時(shí)，計(jì)數(shù)器復(fù)位，io=20=o，當(dāng)1RD一2RD一1時(shí)，計(jì)數(shù)器進(jìn)入計(jì)數(shù)狀態(tài)。
    將K置高電平，J-K觸發(fā)器工作在“記0”、“計(jì)數(shù)”兩工作狀態(tài)。電路工作時(shí)，首先將計(jì)數(shù)器清零復(fù)位，使1Q= 2Q=O。再送入時(shí)鐘脈沖：當(dāng)?shù)谝粫r(shí)鐘脈沖到來時(shí)，因?yàn)?Q= 2Q=O，因而1J一2Q=1，2J一io=o，則觸發(fā)器的狀態(tài)1Q=1，2Q=0。在第二時(shí)鐘脈沖到來時(shí)1J一2Q=1，2J一1Q=1都為“計(jì)數(shù)”狀態(tài)，1Q翻轉(zhuǎn)為0，2Q翻轉(zhuǎn)為1。第三脈沖到來時(shí)，1J一2Q=O，2J =1Q-O，兩觸發(fā)器都為“記零”狀態(tài)，這時(shí)1Q=2Q=O。這樣就完成了三進(jìn)制加法計(jì)數(shù)器一個(gè)完整的周期。
    兩個(gè)J-K觸發(fā)器的置位端SD在電路中接往高電平。

                        
  
  2．優(yōu)先判決實(shí)驗(yàn)電路的工作原理
  優(yōu)先判決電踣俗稱搶答器。它主要由輸入開關(guān)、判決器、燈光顯示電路及音響電路等部分組成。圖2.8.6是由四D觸發(fā)器74LS175等器件組成的四人搶答原理電路。輸入開關(guān)和燈光顯示我們借用數(shù)字學(xué)習(xí)機(jī)上的高低電平發(fā)生器和高低電平指示器。四D觸發(fā)器74LS175，四輸入與非門74LS20及2輸入與非門74LSOO組成判別器。數(shù)字學(xué)習(xí)機(jī)上的1 kHz TTL矩形脈沖為判別器提供時(shí)鐘，同時(shí)作為聲音信號(hào)，經(jīng)控制門G4，送蜂鳴器。