接口電路的低功耗設(shè)計(jì)需要考慮：選用低功耗的外圍接口芯片、上拉電阻／下拉電阻的選取、對懸空引腳端的處理、是否需要采用I/O緩沖器等因素[4-6]SM320F2812GHHMEP  

  1．上拉電阻／下拉電阻的選取
    例如，在一個3. 3V的系統(tǒng)中，I/O接口采用4.7kQ的上拉電阻，當(dāng)輸出為低電平時(shí)，每只引腳端上的電流消耗為0. 7mA，如果有10個這樣的引腳端，就會消耗7mA電流。采用lOkfl的上拉電阻，每只引腳端上的電流消耗為0.33mA，10個引腳端僅消耗3.3mA電流。
    當(dāng)一個引腳端在多數(shù)情況下為低電平時(shí)，也可以考慮采用下拉電阻，以節(jié)省功率。
    因此，系統(tǒng)設(shè)計(jì)時(shí)，在保證驅(qū)動能力的前提下，即能夠確保IC的VIL或vlH的情況下，電路中應(yīng)盡可能采用阻值較大的上拉／下拉電阻，以減小在電阻上的能量消耗。
    2．懸空引腳端的處理
    因?yàn)镃MOS器件引腳端的輸入阻抗極高，懸空的引腳端很可能感應(yīng)一些電荷，電荷的積累可能導(dǎo)致器件被高壓擊穿。根據(jù)電量與電容C和電壓U的關(guān)系Q=C.U可知，電荷的累積Q會產(chǎn)生影響引腳電平狀態(tài)的電壓U，從而導(dǎo)致輸入端信號的在“0”和“1”之間變化。如果微處理器在休眠狀態(tài)，有可能導(dǎo)致微處理器木斷地被喚醒，從而無法進(jìn)入休眠狀態(tài)或產(chǎn)生其他莫名其妙的故障。正確的方法是將未使用到的引腳端連接到vcc或地。連接到vcc的上拉電阻可以選擇1～lOkfl，為了降低功耗，阻值可以取得大一些。
    3．緩沖器
    接口電平要盡量匹配，以減少電平匹配電路帶來的額外功耗。
    緩沖器常用來完成電平轉(zhuǎn)換，增加驅(qū)動能力，實(shí)現(xiàn)數(shù)據(jù)傳輸方向的控制等功能。如果僅僅是為了考慮驅(qū)動能力而增加緩沖器，為降低功耗就應(yīng)該慎重考慮了。首先應(yīng)檢查芯片的最大輸出電流是否足以驅(qū)動下級lC，如果可以通過選擇合適的驅(qū)動接口參數(shù)，減小緩沖器的使用量，或者避免緩沖器的使用，這對降低功耗來說是一個很好的選擇。
    如果允許，應(yīng)適當(dāng)降低外部驅(qū)動引腳的電壓。