可以通過建立一定的模型來測量并估計執(zhí)行每條指令所需要的電流，。在一個嵌入式系統(tǒng)中，可以利用嵌入式微處理器中的多數(shù)據(jù)存儲區(qū)域的特性，實現(xiàn)數(shù)據(jù)的并行處理，通過對指令的排序，減少指令的執(zhí)行周期，從而達到降低功耗的目的。
    現(xiàn)假設(shè)需要完成圖1. 15(a)所示的運算[3]，圖1.15  (b)所示是其相應(yīng)的匯編代碼。圖1. 15  (c)所示為每個節(jié)點帶有兩個權(quán)值的數(shù)據(jù)依賴圖(Data Dependence Graph，DDG)，第一個權(quán)值表示節(jié)點在DDG中的深度，如Vl0的第一個權(quán)值為1，VO的第一個權(quán)值為6。假設(shè)這個權(quán)僮越大，表示其優(yōu)先級越高，如圖1. 15 (c)中VO和Vl具有最高的優(yōu)先級。JF1E1605C050R100   
    指令排序前節(jié)點的執(zhí)行順序見表1.9。注意，表中V2 (ADD)、V6 (ADD)和V9 (MPY)的指令與其他指令( MOVE)不同，ADD和MPY指令需要用到系統(tǒng)的ALU部件。在同一指令周期中，可以同時執(zhí)行ALU運算及MOVE操作，但是不可以同時執(zhí)行兩個ALU操作。

      節(jié)點的第二個權(quán)值，表示相關(guān)寄存器的生命周期。指令排序前的狀態(tài)如圖1- 16所示，VO所依賴的寄存器是r0，它的生命周期為l到3，即為2。從圖1.16中可以得出以下結(jié)論：此段程序總共需要1 1個指令周期和最少同時使用2個寄存器。
    基于排序算法，將指令重新排序后的情況如圖1. 17所示，程序總的執(zhí)行周期變?yōu)?，但是所占用的寄存器個數(shù)增加到3。由此也可以看到，程序的執(zhí)行周期與寄存器的個數(shù)之間也是一個折中權(quán)衡的結(jié)果。