在數(shù)字系統(tǒng)中能寄存二Q12P1BXXR24E進(jìn)制信息，并進(jìn)行移位的邏輯部件稱為移位寄存器。根據(jù)移位寄存信息的方式有串人串出、串人并幽、并入串出、并入并出四種形式，按移位方向有左移、右移兩種。
    本實(shí)驗(yàn)采用四位雙向通用移位寄存器，型號(hào)為74LS194，引腳排列如圖6.22所示。DA、DH、Dc、DD為并行輸入端；QA、QB、Qc、QD為并行輸出端；SR為右移串行輸入端；S為左移串行輸入端；SI、SO為操作模式控制端；CR為直接無條件清零端；CP為時(shí)鐘輸入端。
    寄存器有四種不同操作模式：①并行寄存；②左移(方向由QA-QI)）；③右移(方向由QD-QA)；④保持。SI、So和CR的作用如表6.22所示。
    移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計(jì)數(shù)器，順序脈沖發(fā)生器，串行累加器�？捎米鲾�(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計(jì)數(shù)器和串行累加器的情況。
    把移位寄存器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移位，如圖6. 23(a)的四位寄存器中，把輸出QD和右移串行輸入端SR相連接，沒初始狀態(tài)QAQBQCQD=1000，則在時(shí)鐘脈沖作用下QAQBQCQD將依次變?yōu)?100-*0010—0001—1000-+- -…，其波形如圖6.23(b)所示。可見它是一個(gè)具有四個(gè)有效狀態(tài)的計(jì)數(shù)器，圖6.23(a)電路可以由各個(gè)輸出端輸出在時(shí)間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。

         
    累加器是由移位寄存器和全加器組成的一種求和電路，它的功能是將本身寄存的數(shù)和另一個(gè)輸入的數(shù)相加，并存放在累加器中。
    圖6.24為累加器原理圖。設(shè)開始時(shí)，被加數(shù)和加數(shù)已分別存入N+1位累加和移位寄存器和加數(shù)移位寄存器中。進(jìn)位觸發(fā)器已被清零。
    當(dāng)?shù)谝粋�(gè)時(shí)鐘脈沖到來之前，全加器各輸入、輸出情況為。在第一個(gè)CP脈沖到來后，So存人累加和移位寄存器最高位，存入進(jìn)位觸發(fā)器D端，且兩個(gè)移位寄存器中的內(nèi)容都向右移動(dòng)一位，此時(shí)全加器輸出為S=Al+B1+Co=S1、C=C1。
    在第二個(gè)CP脈沖到來后，兩個(gè)移位寄存器的內(nèi)容又右移一位，此時(shí)全加器的輸出為S=A7=B2+S2。如此順序進(jìn)行，到第N+1個(gè)時(shí)鐘脈沖后，不僅原先存入兩個(gè)寄存器中的數(shù)已被全部移出，且A、B兩個(gè)數(shù)相加的和及最后的進(jìn)位C1，也被全部存人累加和