來(lái)源：微計(jì)算機(jī)信息 作者：魏崢 周春暉 趙明

     摘要：本文介紹了一種通用的軟件無(wú)線(xiàn)電平臺(tái)，該平臺(tái)以高性能dsp為數(shù)據(jù)處理核心，利用高速串行接口進(jìn)行數(shù)據(jù)調(diào)度，結(jié)合外圍的fpga和高速a/d、d/a，可應(yīng)用于多種制式的無(wú)線(xiàn)通信系統(tǒng)。在具體討論平臺(tái)的整體結(jié)構(gòu)設(shè)計(jì)和平臺(tái)數(shù)據(jù)調(diào)度方案的基礎(chǔ)上，本文給出了在該平臺(tái)上實(shí)現(xiàn)一個(gè)直接序列擴(kuò)頻通信系統(tǒng)的應(yīng)用實(shí)例。

     關(guān)鍵詞：軟件無(wú)線(xiàn)電；直接序列擴(kuò)頻；tigersharc201；dsp

     1 概述

     隨著微電子技術(shù)的快速發(fā)展，可編程芯片的處理能力也在不斷加強(qiáng)，尤其是dsp芯片正在朝著高速，多指令并行執(zhí)行的方向發(fā)展。dsp處理能力的增強(qiáng)，使得原來(lái)運(yùn)算量很大的算法可以用軟件的方式快速實(shí)現(xiàn)。由于軟件處理的靈活性，這給整體的無(wú)線(xiàn)電體系結(jié)構(gòu)帶來(lái)了深刻的變化。

     軟件無(wú)線(xiàn)電是指一種基于可編程的，具有一定靈活性的高速信號(hào)處理平臺(tái)。處理平臺(tái)上的設(shè)備都可以進(jìn)行重新配置，將通用化、模塊化、標(biāo)準(zhǔn)化的算法單元用軟件方式實(shí)現(xiàn)，根據(jù)系統(tǒng)的實(shí)際需要，在軟件中添加各種不同算法，可以完成特定的功能，因而可以跨越多種通信標(biāo)準(zhǔn)。當(dāng)需要從一種標(biāo)準(zhǔn)切換至另一種標(biāo)準(zhǔn)時(shí)，處理器能夠動(dòng)態(tài)的在軟件的主要部分切換[1~5]。

     2 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

     本平臺(tái)主要針對(duì)寬帶無(wú)線(xiàn)數(shù)字通信系統(tǒng)物理層的中頻和基帶單元的數(shù)字信號(hào)處理，如圖1所示，平臺(tái)上有兩個(gè)dsp（adi，tigersharc201），一個(gè)fpga（xilinx xc2s300e）和一個(gè)cpld（xilinx xcr3256xl208）。依據(jù)信號(hào)處理各模塊的運(yùn)算特點(diǎn)，以及器件特點(diǎn)，我們將不同的模塊選擇在不同的器件中完成。fpga設(shè)置靈活，但是主頻很難做高，通常低于120mhz，適合于處理可并行計(jì)算的模塊；而dsp主頻很高，主要以串行方式執(zhí)行指令，且dsp支持c語(yǔ)言，所以便于處理通信協(xié)議。基于以上特點(diǎn)，fpga適合處理發(fā)送端數(shù)據(jù)以及數(shù)字上變頻（duc）；在接收端適合處理數(shù)字下變頻（ddc），匹配濾波器，定時(shí)同步等其它基帶處理模塊。dsp適合定時(shí)同步，信道估計(jì)，fft變換，解交織，譯碼等其它基帶處理模塊，以及通信協(xié)議處理。而cpld由于其器件特性限制，一般用作主控模塊或主控指令翻譯器。

     現(xiàn)代寬帶無(wú)線(xiàn)數(shù)字通信系統(tǒng)要盡量使用數(shù)字信號(hào)處理方法來(lái)增加可靠性，因此要使用寬帶a/d和d/a，但是由于器件性能局限，我們一般情況下選擇在中頻處使用a/d，d/a。本平臺(tái)a/d使用12bit的ad9235，最高采樣率為65msps，如果中頻低于65mhz，我們可直接對(duì)中頻信號(hào)進(jìn)行采樣，如果中頻頻率較高，可以采用帶通采樣的方法。d/a使用14bit的ad9857，200msps，實(shí)現(xiàn)中頻輸出。

     圖1：平臺(tái)結(jié)構(gòu)圖

     寬帶無(wú)線(xiàn)數(shù)字通信系統(tǒng)的一般基帶處理算法中主要分為碼片級(jí)處理和符號(hào)級(jí)處理，同時(shí)還有通信協(xié)議處理。碼片級(jí)信號(hào)處理的特點(diǎn)是運(yùn)算量大，比如定時(shí)同步等，所以在以往的系統(tǒng)中大多采用fpga或asic來(lái)實(shí)現(xiàn)，但是本平臺(tái)上的高性能dsp中設(shè)置了一些特殊單元，完全可以滿(mǎn)足碼片級(jí)處理的要求，表1為dsp處理能力的峰值指標(biāo)，從此表中我們可以看到其強(qiáng)大的處理能力。符號(hào)級(jí)處理比如譯碼等，相對(duì)來(lái)說(shuō)處理量不是很大，此dsp還提供了增強(qiáng)的指令，使得viterbi和turbo碼解碼更快。通信協(xié)議處理部分需要很多判斷，跳轉(zhuǎn)等操作，這部分如果使用fpga或asic處理將使系統(tǒng)開(kāi)發(fā)變得非常慢，而dsp可采用c語(yǔ)言，這點(diǎn)無(wú)疑非常適合于通信協(xié)議的處理。

     表1：dsp處理能力指標(biāo)

    峰值速率

    32-bit 浮點(diǎn)性能

    3,600 mflops

    16-bit算法

    執(zhí)行時(shí)間

  &nb