實現(xiàn)兩個一位二進(jìn)制數(shù)相EPCS64SI16N加運算的電路叫做半加器電路。半加器可完成兩個一位二進(jìn)數(shù)的求和運算，根據(jù)半加器電路的這一定義，半加器是一個由加數(shù)、被加數(shù)、和數(shù)、向高位進(jìn)位數(shù)組成的運算器，它僅考慮本位數(shù)相加，而不考慮低位來的進(jìn)位。
    圖形符號
    圖8-55所示是半加器圖形符號。這種電路共有4個端，包括兩個輸入端和兩個輸出端。
    輸入端A和B分別是加數(shù)輸入端和被加數(shù)輸入端，A和B只有1或0兩個數(shù)碼變化，注意這里的1和0是二進(jìn)制數(shù)中的兩個數(shù)碼，不是高電平1和低電平0，這一點一定要分清。A和B的輸入狀態(tài)共有4種組合，即A=O，B=0；A=l,B=1;A=0,B=1;A=1,B= 0。
    輸出端S是本位和數(shù)輸出端，即兩個二進(jìn)制數(shù)相加后本位的結(jié)果輸出，如果是0+0，本位則是0；1+0本位是l；1+1應(yīng)等于10，但本位是0，所以此時S端仍然輸出0。

               
    輸出端C是進(jìn)位數(shù)端，兩個二進(jìn)制數(shù)相加后若出現(xiàn)進(jìn)位數(shù)，如1+1=10，此時1就是進(jìn)位數(shù)，所以此時C端會輸出1。如果是1+0=1，則進(jìn)位數(shù)是0。