圖8-58所示是采用與非門構EPM7064BTC100-7成的全加器電路。從圖中可看出，這一電路由9個具有兩個輸入端的與非門電路組成，同時可看出它基本上是由兩個半加器電路構成的，邏輯門A～D構成一個半加器電路，其他邏輯門電路構成另一個半加器電路。
    這一電路的工作原理要分成8種不同情況分析，由于各種情況下的電路分析基本相同，這里只對其中的幾種情況進行分析，如表8-16所示。

              
    多位二進制數加法器
    前面介紹的半加器和全加器都是一位二進制數的加法運算電路，多位二進制數的加法運算要用多位加法器，這種多位二進制數加法器電路很多，圖8-59所示是采用全加器構成的多位二進制數加法器，這是一種最簡單的電路。
    從圖中可看出，這一電路就是將4個全加器串聯起來，將第一個全加器的進位數端Cl與第二個全加器的低位進位數端相連，依照這一方法將各全加器串聯起來就得到了多位二進制數加法器電路。
    電路中，Al～A4是加數輸入端，Bl～B4是被加數輸入端，Sl～S4是本位和數輸出端，Cl～C4是進位數輸出端。
    這種加法器電路為串行進位連接方式，其缺點是進位傳輸時間長，這樣運算速度慢。為解決這一問題常采用先進位、分組進位，并行進位的方法。

          
    關于半加器和全加器電路主要說明下列幾點。
    (1)這種電路也是由基本的邏輯門電路構成的，分析這種電路的基礎仍然是邏輯門電路，主要是與非門電路。
    (2)了解半加器與全加器電路的相同和不同之處。前者無進位數端，所以半加器只有兩個輸入端：全加器有進位數端，所以它有3個輸入端。
    (3)分析半加器電路和全加器電路工作原理時，也要將輸入端狀態(tài)分成幾種不同情況進行。
    (4)記住半加器和全加器的真值表。