前面介紹了多種計(jì)EP3C10F256C6N數(shù)器，它們都是“逢二進(jìn)一”，所以它們都是二進(jìn)制計(jì)數(shù)器。不是“逢二進(jìn)一”的計(jì)數(shù)器都是非二進(jìn)制計(jì)數(shù)器，這里以二．十進(jìn)制計(jì)數(shù)器為例介紹非二進(jìn)制計(jì)數(shù)器的工作原理。二．十進(jìn)制計(jì)數(shù)器簡稱十進(jìn)制計(jì)數(shù)器。
    雖然非二進(jìn)制計(jì)數(shù)器不是二進(jìn)制計(jì)數(shù)器，但是它們都是使用二進(jìn)制數(shù)碼。以二一十進(jìn)制計(jì)數(shù)器為例，這種計(jì)數(shù)器中并不是直接使用了0～9數(shù)碼，而是用8421-BCD碼來表示0～9，只是這種計(jì)數(shù)器中的進(jìn)位原則是“逢十進(jìn)一”。
    圖8-94所示是采用4個(gè)JK觸發(fā)器構(gòu)成的8421-BCD鴉同步十進(jìn)制加法計(jì)數(shù)器，注意這只是十進(jìn)制數(shù)中的一位計(jì)數(shù)器，多位時(shí)還有與其同樣的計(jì)數(shù)器。在8421-BCD碼中，用四位的二進(jìn)制數(shù)碼來表示十進(jìn)制數(shù)中的O～9，所以在這一電路中要用四位的計(jì)數(shù)器。

            
    電路中，F(xiàn)l～F4是4個(gè)JK觸發(fā)器，其中F3和F4是多輸入端J、K的觸發(fā)器；邏輯門A是非門電路，邏輯門B是兩個(gè)輸入端的與非門電路；Q4～Ql是計(jì)數(shù)器的四位數(shù)碼輸出端，其中Q4為最高位，Ql是最低位；CP是計(jì)數(shù)脈沖輸入端；Rd是計(jì)數(shù)器的置0輸入端；F是進(jìn)位輸出端。