FET通過加在柵極上的電壓DS2Y-S-DC12V可以控制流過漏極的電流。
    柵極上不加電壓時.如圖2. 34(a)所示，柵極上不加電壓時，由于S、D之間的電壓VDS作用，在D、S之間的溝道中流過漏極電流JD。
    柵極上加反向電壓時.如圖2. 34(b)所示，在G、S之間加反向電壓VGS時，由于PN結(jié)的耗盡層擴大．溝道的寬度變窄，電流變得難以流動，ID減少。
    FET的特性.圖2. 35(a)是FET各部分電壓一電流的測量電路，圖2.35(b)是電壓一電流特性，由此可知：

    ①增大漏極、源極之間的電壓V DS時，V吣達到某個值以前漏極電流ID與VDS成正比增大。
    ②V DS變大時，ID恒定。這時把ID恒定時的電壓V吣的最小值稱為夾斷電壓Vp。柵極、源極之間的電壓VG。越大，VP越小。
    ③VGS稍有改變就可以極大地改變J。。因此，也把VGS稱為柵壓。
    在FET的G、S極之間加反向電壓時，在柵極中沒有電流流動，因此，F(xiàn)ET的輸入阻抗非常高。