發(fā)射極設(shè)退耦電容，是為了避VS1738免因負(fù)反饋( negative feedback)而造成電路交流增益的損失。關(guān)于負(fù)反饋，本章后面還會(huì)講到。
    簡(jiǎn)單來說，如果發(fā)射極電阻沒有并聯(lián)退耦電容，那么集電極電流的任何改變（這里相當(dāng)于發(fā)射極電流），將引致發(fā)射極電阻壓降的交流變化。晶體管的發(fā)射極電壓也隨之而變，Vb。將受到明顯影響，使得整個(gè)電路的交流增益下降。退耦電容對(duì)于交流信號(hào)是短路的，因此，可避免上述的交流增益損失。在后面的電子管電路中，我們可以看到，這一原理還被運(yùn)用于陰極( cathode)旁路電容。
    輸入輸出電阻
    在電子管放大器中，我們經(jīng)常需要使用晶體管，作為偏置網(wǎng)絡(luò)的一部分，或用于電源電路。所以，知道晶體管輸入和輸出電阻的大小是很重要的。下面講到的交流電阻，是指從外面朝晶體管看進(jìn)去的電阻，并不包括任何外部所接的電阻。
    朝晶體管集電極看進(jìn)去的輸出電阻l/h。。，其阻值很高，典型值是數(shù)lOkQ( ImA時(shí))，這也意味著晶體管玎以做成性能良好的恒流源。[辦。。：“乃”意為混合模型( hybridmodel，即辦參數(shù)模型——譯注)，“o”代表輸出導(dǎo)納（output admittance），“e”表示以發(fā)射極( emitter)作為共接端。理論上，如果雙極型晶體管的那些集電極特性曲線朝負(fù)方向擴(kuò)展，將相交于一個(gè)電壓點(diǎn)，此點(diǎn)電壓稱作厄利電壓( Earlyvoltage)�？墒牵F(xiàn)實(shí)情況并非如此簡(jiǎn)單。作者最近嘗試按此確定晶體管的厄利電壓，結(jié)果是在圖紙上得到一串雜亂無章的線條。不管怎么樣，厄利效應(yīng)這一概念是有用的，因?yàn)樗@示出，輸出電阻l/h。。將隨著，C的增大而減小，見圖1.39。

          
    朝晶體管發(fā)射極看進(jìn)去的電阻甚小，為re=l/gm，因型情況有re～20Q。如果晶體管的基極不是由內(nèi)阻為零的信號(hào)源驅(qū)動(dòng)（即Rb≠0），那么就要加上這一部分的貢獻(xiàn)。
    式中，風(fēng)是從晶體管基極看出去的、接到地以及接到電源的所有路徑綜合后的戴維南電阻。值得指出的是，即使我們明確不再以電池作為電源，仍假定電源輸出電阻在直流至很高頻率的范圍內(nèi)均為零。