共模抑制比(CMRR)
發(fā)布時(shí)間:2013/7/10 20:38:16 訪問次數(shù):1909
如果差分對的兩個(gè)柵極同ADG781BCPZ時(shí)都加上+1V電壓，陰極電壓必然隨之上升1V，陰極電流仍將保持恒定。而陽極電壓不會改變，因?yàn)檫@里并沒有Vgk電壓的變化，也就起不到對陽極電壓的控制作用。電路只對兩個(gè)輸入端的信號差別作出響應(yīng)，這個(gè)信號差別也稱為差分（differential）信號。如果信號是同時(shí)加到兩個(gè)輸入端上的，則這種信號稱為共模( common-mode)信號。
差分對電路具有抑制共模信號的特性，這甚為重要。因?yàn)檫@種特性表明，差分對電路能夠抑制來自于電源的哼聲以及輸入信號中的共模哼聲。我們將對此作進(jìn)一步研究。
根據(jù)歐姆定律，差分對兩個(gè)輸出端的電壓可以用電流來表示：
Vout(l)=/l‘RL(1)
Vout(2)=/2‘RLc2)
如果11-屯，兩個(gè)負(fù)載電阻也是相等的，那么，兩個(gè)輸出電壓除了互為反相外，是完全一樣的。但是，這樣的理想結(jié)果總是難于實(shí)現(xiàn)，主要有如下兩個(gè)原因。
·信號電流通過其他路徑流至地線而造成損失。信號電流f，流至Vl管的陰極處時(shí)，會分為兩部分，一鄯分經(jīng)Rk流走。剩下的另一部分信號電流流進(jìn)V．管的陰極，從而成為如。但是，如果有Rk=o，則沒有電流流經(jīng)Rk，也就沒有信號電流的損失，那么，可得到共模抑制比(Common-Mode Rejection Ratio，簡稱CMRR)為：
我們應(yīng)選用高∥值的電子管，并盡可能提高Rk與RL的比率。這里有一個(gè)RIAA均衡前置放大器第二級電路的例子（見第7章）：E88CC作為差分對，由EF184恒流源（L,流源2Rk～1MQ）提供陰極電流，RL =47kQ，所以得到CMRR～57dB。
·如果RLcl)#RLc2)，又或者這兩種情況兼而有之，由上述CMRR計(jì)算公式得到的結(jié)果就須打折扣。成本低又易實(shí)行的方法，是使用準(zhǔn)確的數(shù)字萬用表來測量配對負(fù)載電阻，避免出現(xiàn)失配。而要實(shí)現(xiàn)電子管的匹配，則困難得多。由于這些CMRR簡單計(jì)算式忽略了電子管失配、負(fù)載電阻失配、寄生電容影響等不利因素，因此，如果計(jì)算結(jié)果顯示CMRR> 60dB，都審慎對待。不管怎樣，鑒于實(shí)踐中較易獲得40dB的CMRR性能，有必要檢查考察差分對尾巴電阻鳳的取值，以保證預(yù)期的CMRR>40dB。
差分對電路具有抑制共模信號的特性，這甚為重要。因?yàn)檫@種特性表明，差分對電路能夠抑制來自于電源的哼聲以及輸入信號中的共模哼聲。我們將對此作進(jìn)一步研究。
根據(jù)歐姆定律，差分對兩個(gè)輸出端的電壓可以用電流來表示：
Vout(l)=/l‘RL(1)
Vout(2)=/2‘RLc2)
如果11-屯，兩個(gè)負(fù)載電阻也是相等的，那么，兩個(gè)輸出電壓除了互為反相外，是完全一樣的。但是，這樣的理想結(jié)果總是難于實(shí)現(xiàn)，主要有如下兩個(gè)原因。
·信號電流通過其他路徑流至地線而造成損失。信號電流f，流至Vl管的陰極處時(shí)，會分為兩部分，一鄯分經(jīng)Rk流走。剩下的另一部分信號電流流進(jìn)V．管的陰極，從而成為如。但是，如果有Rk=o，則沒有電流流經(jīng)Rk，也就沒有信號電流的損失，那么，可得到共模抑制比(Common-Mode Rejection Ratio，簡稱CMRR)為：
我們應(yīng)選用高∥值的電子管，并盡可能提高Rk與RL的比率。這里有一個(gè)RIAA均衡前置放大器第二級電路的例子（見第7章）：E88CC作為差分對，由EF184恒流源（L,流源2Rk～1MQ）提供陰極電流，RL =47kQ，所以得到CMRR～57dB。
·如果RLcl)#RLc2)，又或者這兩種情況兼而有之，由上述CMRR計(jì)算公式得到的結(jié)果就須打折扣。成本低又易實(shí)行的方法，是使用準(zhǔn)確的數(shù)字萬用表來測量配對負(fù)載電阻，避免出現(xiàn)失配。而要實(shí)現(xiàn)電子管的匹配，則困難得多。由于這些CMRR簡單計(jì)算式忽略了電子管失配、負(fù)載電阻失配、寄生電容影響等不利因素，因此，如果計(jì)算結(jié)果顯示CMRR> 60dB，都審慎對待。不管怎樣，鑒于實(shí)踐中較易獲得40dB的CMRR性能，有必要檢查考察差分對尾巴電阻鳳的取值，以保證預(yù)期的CMRR>40dB。
如果差分對的兩個(gè)柵極同ADG781BCPZ時(shí)都加上+1V電壓，陰極電壓必然隨之上升1V，陰極電流仍將保持恒定。而陽極電壓不會改變，因?yàn)檫@里并沒有Vgk電壓的變化，也就起不到對陽極電壓的控制作用。電路只對兩個(gè)輸入端的信號差別作出響應(yīng)，這個(gè)信號差別也稱為差分（differential）信號。如果信號是同時(shí)加到兩個(gè)輸入端上的，則這種信號稱為共模( common-mode)信號。
差分對電路具有抑制共模信號的特性，這甚為重要。因?yàn)檫@種特性表明，差分對電路能夠抑制來自于電源的哼聲以及輸入信號中的共模哼聲。我們將對此作進(jìn)一步研究。
根據(jù)歐姆定律，差分對兩個(gè)輸出端的電壓可以用電流來表示：
Vout(l)=/l‘RL(1)
Vout(2)=/2‘RLc2)
如果11-屯，兩個(gè)負(fù)載電阻也是相等的，那么，兩個(gè)輸出電壓除了互為反相外，是完全一樣的。但是，這樣的理想結(jié)果總是難于實(shí)現(xiàn)，主要有如下兩個(gè)原因。
·信號電流通過其他路徑流至地線而造成損失。信號電流f，流至Vl管的陰極處時(shí)，會分為兩部分，一鄯分經(jīng)Rk流走。剩下的另一部分信號電流流進(jìn)V．管的陰極，從而成為如。但是，如果有Rk=o，則沒有電流流經(jīng)Rk，也就沒有信號電流的損失，那么，可得到共模抑制比(Common-Mode Rejection Ratio，簡稱CMRR)為：
我們應(yīng)選用高∥值的電子管，并盡可能提高Rk與RL的比率。這里有一個(gè)RIAA均衡前置放大器第二級電路的例子（見第7章）：E88CC作為差分對，由EF184恒流源（L,流源2Rk～1MQ）提供陰極電流，RL =47kQ，所以得到CMRR～57dB。
·如果RLcl)#RLc2)，又或者這兩種情況兼而有之，由上述CMRR計(jì)算公式得到的結(jié)果就須打折扣。成本低又易實(shí)行的方法，是使用準(zhǔn)確的數(shù)字萬用表來測量配對負(fù)載電阻，避免出現(xiàn)失配。而要實(shí)現(xiàn)電子管的匹配，則困難得多。由于這些CMRR簡單計(jì)算式忽略了電子管失配、負(fù)載電阻失配、寄生電容影響等不利因素，因此，如果計(jì)算結(jié)果顯示CMRR> 60dB，都審慎對待。不管怎樣，鑒于實(shí)踐中較易獲得40dB的CMRR性能，有必要檢查考察差分對尾巴電阻鳳的取值，以保證預(yù)期的CMRR>40dB。
差分對電路具有抑制共模信號的特性，這甚為重要。因?yàn)檫@種特性表明，差分對電路能夠抑制來自于電源的哼聲以及輸入信號中的共模哼聲。我們將對此作進(jìn)一步研究。
根據(jù)歐姆定律，差分對兩個(gè)輸出端的電壓可以用電流來表示：
Vout(l)=/l‘RL(1)
Vout(2)=/2‘RLc2)
如果11-屯，兩個(gè)負(fù)載電阻也是相等的，那么，兩個(gè)輸出電壓除了互為反相外，是完全一樣的。但是，這樣的理想結(jié)果總是難于實(shí)現(xiàn)，主要有如下兩個(gè)原因。
·信號電流通過其他路徑流至地線而造成損失。信號電流f，流至Vl管的陰極處時(shí)，會分為兩部分，一鄯分經(jīng)Rk流走。剩下的另一部分信號電流流進(jìn)V．管的陰極，從而成為如。但是，如果有Rk=o，則沒有電流流經(jīng)Rk，也就沒有信號電流的損失，那么，可得到共模抑制比(Common-Mode Rejection Ratio，簡稱CMRR)為：
我們應(yīng)選用高∥值的電子管，并盡可能提高Rk與RL的比率。這里有一個(gè)RIAA均衡前置放大器第二級電路的例子（見第7章）：E88CC作為差分對，由EF184恒流源（L,流源2Rk～1MQ）提供陰極電流，RL =47kQ，所以得到CMRR～57dB。
·如果RLcl)#RLc2)，又或者這兩種情況兼而有之，由上述CMRR計(jì)算公式得到的結(jié)果就須打折扣。成本低又易實(shí)行的方法，是使用準(zhǔn)確的數(shù)字萬用表來測量配對負(fù)載電阻，避免出現(xiàn)失配。而要實(shí)現(xiàn)電子管的匹配，則困難得多。由于這些CMRR簡單計(jì)算式忽略了電子管失配、負(fù)載電阻失配、寄生電容影響等不利因素，因此，如果計(jì)算結(jié)果顯示CMRR> 60dB，都審慎對待。不管怎樣，鑒于實(shí)踐中較易獲得40dB的CMRR性能，有必要檢查考察差分對尾巴電阻鳳的取值，以保證預(yù)期的CMRR>40dB。
上一篇：差分對電路的增益
上一篇：電源抑制比(PSRR)
相關(guān)技術(shù)資料- 7-10共模抑制比(CMRR)
熱門點(diǎn)擊
- 內(nèi)部lbit△型A-D轉(zhuǎn)換器
- 銀云母電容
- 正極性橋式整流電路的輸出電壓波形
- 柵漏電阻值的選取
- 電位器的安裝
- 實(shí)用三分頻電路
- 相位余量與增益余量
- 晶體管恒流源
- 尋找主極點(diǎn)和2次極點(diǎn)
- 除法電路
推薦技術(shù)資料
- 基準(zhǔn)電壓的提供
- 開始的時(shí)候，想使用LM385作為基準(zhǔn)，HIN202EC... [詳細(xì)]
- 超低功耗角度位置傳感器參數(shù)技術(shù)
- 四路輸出 DC/DC 降壓電源
- 降壓變換器和升降壓變換器優(yōu)特點(diǎn)
- 業(yè)界首創(chuàng)可在線編程電源模塊 m
- 可編程門陣列 (FPGA)智能 電源解決方案
- 高效先進(jìn)封裝工藝
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
