晶體管恒流源用作電子管的有源負載
發(fā)布時間:2013/7/11 19:44:42 訪問次數(shù):4310
對于前面介紹的所有晶體812-2A-C-24V管恒流源電路,將NPN管換為PNP管后,以OV線為基準,都可以鏡像成另一種極性的恒流源電路。然后,將之與HT電源線相接,可以充當電子管的有源負載。在這樣的接法下,真空三極管可以充分發(fā)揮其放大能力,獲得的效果。更為重要的是,即使電子管工作在較低的HT電壓下,仍可具備良好的失真性能。
以ECC83這種常見的高∥值電子管來舉例。為避免出現(xiàn)柵流,ECC83需要有相當高的Va電壓,典型值為150V。一般情況下,需要做到RL>2r。,而ECC83有ra~75kQ。因此,我們可以選定,RL=150kQ,并設置成/a=0.7mA,因此,RL上將有105V的壓降。我們需要使用225V的HT電源電壓。實際上,我們或許只要求電路輸出的擺幅能達到SVpk-pk即可,這樣一來,大部分的HT電壓被浪費了。如果我們用晶體管恒流源取代150kQ電阻,電子管就會得到阻值高得多的RL,而且,
我們還可以按照最大輸出擺幅的要求,來選定HT電源電壓。電路如圖2.49所示。
圖2.49中的電路,就是采用了上述的設計理念。其設計的起因,主要是作者需要用到一個高增益的差分對電路( ECC83:p=100),而HT正電源僅能提供150V的供電電壓。請注意,所采用的晶體管是高耐壓型號,因為要求它必須能應付電子管陽極擺動至OV時的情況。
通常情況下,為降低噪聲,齊納二極管需要并聯(lián)旁路電容。在這里,由于兩炅齊納二極管產生的噪聲是共模信號,能夠被下一級電路(也是差分對電路)所抑制,所以就不設旁路電容。經測試,此電路在輸出7Vpk_pk的擺幅下,lkH的失真僅有0.04%。
使用級聯(lián)式恒流源作為有源負載,可以大大提升,。ut,并且能拉平負載線、減小電子管的失真。如果我們想同時獲得最大輸出擺幅、最小失真,我們可以選用7N7(6SN7的鎖式管座版本),并選定/a=8mA,因為當/a>6mA,其∥值更接近于保持不變。假設級聯(lián)式恒流源能提供呈水平的負載線,我們可以利用8mA這個點畫出負載線來,見圖2.50。
對于前面介紹的所有晶體812-2A-C-24V管恒流源電路,將NPN管換為PNP管后,以OV線為基準,都可以鏡像成另一種極性的恒流源電路。然后,將之與HT電源線相接,可以充當電子管的有源負載。在這樣的接法下,真空三極管可以充分發(fā)揮其放大能力,獲得的效果。更為重要的是,即使電子管工作在較低的HT電壓下,仍可具備良好的失真性能。
以ECC83這種常見的高∥值電子管來舉例。為避免出現(xiàn)柵流,ECC83需要有相當高的Va電壓,典型值為150V。一般情況下,需要做到RL>2r。,而ECC83有ra~75kQ。因此,我們可以選定,RL=150kQ,并設置成/a=0.7mA,因此,RL上將有105V的壓降。我們需要使用225V的HT電源電壓。實際上,我們或許只要求電路輸出的擺幅能達到SVpk-pk即可,這樣一來,大部分的HT電壓被浪費了。如果我們用晶體管恒流源取代150kQ電阻,電子管就會得到阻值高得多的RL,而且,
我們還可以按照最大輸出擺幅的要求,來選定HT電源電壓。電路如圖2.49所示。
圖2.49中的電路,就是采用了上述的設計理念。其設計的起因,主要是作者需要用到一個高增益的差分對電路( ECC83:p=100),而HT正電源僅能提供150V的供電電壓。請注意,所采用的晶體管是高耐壓型號,因為要求它必須能應付電子管陽極擺動至OV時的情況。
通常情況下,為降低噪聲,齊納二極管需要并聯(lián)旁路電容。在這里,由于兩炅齊納二極管產生的噪聲是共模信號,能夠被下一級電路(也是差分對電路)所抑制,所以就不設旁路電容。經測試,此電路在輸出7Vpk_pk的擺幅下,lkH的失真僅有0.04%。
使用級聯(lián)式恒流源作為有源負載,可以大大提升,。ut,并且能拉平負載線、減小電子管的失真。如果我們想同時獲得最大輸出擺幅、最小失真,我們可以選用7N7(6SN7的鎖式管座版本),并選定/a=8mA,因為當/a>6mA,其∥值更接近于保持不變。假設級聯(lián)式恒流源能提供呈水平的負載線,我們可以利用8mA這個點畫出負載線來,見圖2.50。
上一篇:電子管接普通負載