本征器件表面上是兩個(gè)背靠背的PN結(jié)結(jié)合在一起，PCF8566T而不是擴(kuò)散和用于連接器件的接觸孔（圖2.12）。每個(gè)端口的歐姆接觸串聯(lián)電阻及其相應(yīng)的寄生PN結(jié)形成了雙極型晶體管的非本征部分。如圖2.12所示，大信號和小信號模型中都包含了基區(qū)串聯(lián)電阻RH、發(fā)射極電阻RE、集電極電阻R類似地，圖2.13 (a)也包含了反向偏置的集電極一襯底PN結(jié)二極管及其等效寄生電容。
    圖2.12  (a)標(biāo)準(zhǔn)雙極工藝和BiCMOS工藝中縱向NPN晶體管的物理截面圖
    (b)標(biāo)準(zhǔn)CMOSI藝中的橫向PNP晶體管的物理截面圖

            
    圖2.13  (a)縱向NPN晶體管的大信號模型；(b)N一阱橫向PNP晶體管的大信號模型
    N-阱橫向PNP也有兩個(gè)寄生的雙極型PNP晶體管，這兩個(gè)寄生晶體管與橫向PNP晶體管共用同一個(gè)基區(qū)，并且通過襯底連接到地電壓[圖2.12 (b)和圖2.13(b)。由于發(fā)射極是高電勢，其各自的寄生晶體管會引發(fā)更多的問題，會降低橫向晶體管的整體電流效率。如果工藝允許，通過在N-阱上增加N+埋層，可以提高載流子復(fù)合概率，從而降低這些寄生晶體管的增益。
    圖2.12 (a)所示的標(biāo)準(zhǔn)雙極工藝或者BiCMOS工藝中縱向NPN晶體管增加的埋層可以降低集電極的寄生串聯(lián)電阻。如果沒有這一層，由于本征晶體管的集電極處于襯底很深的位置，距離外部表面接觸孔較遠(yuǎn)，當(dāng)外部集電極一發(fā)射極電壓vCI進(jìn)一步增大時(shí)，器件進(jìn)入飽和區(qū)，這是因?yàn)榫w管上真正的VCE由于Rc:歐姆壓降的存在而降低了。由于發(fā)射極接觸靠近外部即芯片表面接觸點(diǎn)，因此正常情況下，發(fā)射極電阻都比較低。圖2.12(b)所示的標(biāo)準(zhǔn)CMOS工藝中橫向PNP晶體管集電極電阻較低，這是因?yàn)檎嬲募姌O靠近其外部的接觸孔。但是，負(fù)面效果是相對于優(yōu)化設(shè)計(jì)后的縱向器件，由于其基區(qū)摻雜濃度低，則基區(qū)電阻變大，會有更為顯著的基區(qū)寬度調(diào)制效應(yīng)（即厄爾利電壓VA更小，或者說等效輸出電阻變�。�，當(dāng)反向偏置電壓改變時(shí)，低摻雜就會導(dǎo)致耗盡區(qū)寬度變化更為顯著。