信號屏蔽
發(fā)布時間:2013/9/30 19:31:21 訪問次數(shù):2305
印制板上的元器件屏蔽,可以在M25P32-VMW6TG元件外面套上一個屏蔽罩(注意不要與元器件的外殼和引腳端短路),在印制板的另一面對應(yīng)于元件的位置再罩上一個扁形屏蔽罩(或屏蔽金屬板),將這兩個屏蔽罩在電氣上連接起來并接地,即可構(gòu)成一個近似完整的屏蔽盒。
印制導(dǎo)線如果需要進行屏蔽,在要求不高時,可采用印制導(dǎo)線屏蔽。對于多層板,一般可以利用電源層和地線層對信號線進行屏蔽,如圖2.4.3所示。
導(dǎo)線走向與形狀要求。印制線的布設(shè)要合理運用印制板上的有效面積,盡量保持不連通導(dǎo)線間的最大間距,保證焊盤與不連通導(dǎo)線間等距布設(shè)。另外,印制走線要盡量保持自然平滑,避免產(chǎn)生尖角。因力,過尖外角處的銅箔容易出現(xiàn)翹起或剝離,從而影響印制電路板的可靠性。在高頻電路和布線密度高的情況下,直角和銳角會影響電氣性能。拐彎的印制導(dǎo)線一般應(yīng)取圓弧形。
從兩個焊盤間穿過的導(dǎo)線盡量均勻分布。一些印制板走線的示例如圖2.4.4所示,其中上面為不合理的走線形式,下面為推薦的走線形式。在圖2.4.4(a)中3條走線間距不均勻;圖2.4.4(b)中走線出現(xiàn)銳角;圖2.4.4(c)、(d)中導(dǎo)線轉(zhuǎn)彎不合理;圖2.4.4(e)中印制導(dǎo)線尺寸大于焊盤直徑;圖2.4.4(f)中印制導(dǎo)線分枝;圖2.4.4(g)中印制導(dǎo)線與焊盤不等距。
在印制板版面允許的情況下,對公共地線盡可能多地保留銅箔,最好能夠使銅箔的寬度保持在1. 5~2 mm。最小也不要小于1 mm。圖2.4.5為印制電路板中的公共地線。
印制板上的元器件屏蔽,可以在M25P32-VMW6TG元件外面套上一個屏蔽罩(注意不要與元器件的外殼和引腳端短路),在印制板的另一面對應(yīng)于元件的位置再罩上一個扁形屏蔽罩(或屏蔽金屬板),將這兩個屏蔽罩在電氣上連接起來并接地,即可構(gòu)成一個近似完整的屏蔽盒。
印制導(dǎo)線如果需要進行屏蔽,在要求不高時,可采用印制導(dǎo)線屏蔽。對于多層板,一般可以利用電源層和地線層對信號線進行屏蔽,如圖2.4.3所示。
導(dǎo)線走向與形狀要求。印制線的布設(shè)要合理運用印制板上的有效面積,盡量保持不連通導(dǎo)線間的最大間距,保證焊盤與不連通導(dǎo)線間等距布設(shè)。另外,印制走線要盡量保持自然平滑,避免產(chǎn)生尖角。因力,過尖外角處的銅箔容易出現(xiàn)翹起或剝離,從而影響印制電路板的可靠性。在高頻電路和布線密度高的情況下,直角和銳角會影響電氣性能。拐彎的印制導(dǎo)線一般應(yīng)取圓弧形。
從兩個焊盤間穿過的導(dǎo)線盡量均勻分布。一些印制板走線的示例如圖2.4.4所示,其中上面為不合理的走線形式,下面為推薦的走線形式。在圖2.4.4(a)中3條走線間距不均勻;圖2.4.4(b)中走線出現(xiàn)銳角;圖2.4.4(c)、(d)中導(dǎo)線轉(zhuǎn)彎不合理;圖2.4.4(e)中印制導(dǎo)線尺寸大于焊盤直徑;圖2.4.4(f)中印制導(dǎo)線分枝;圖2.4.4(g)中印制導(dǎo)線與焊盤不等距。
在印制板版面允許的情況下,對公共地線盡可能多地保留銅箔,最好能夠使銅箔的寬度保持在1. 5~2 mm。最小也不要小于1 mm。圖2.4.5為印制電路板中的公共地線。
熱門點擊
- 石英晶體振蕩電路有串聯(lián)型和并聯(lián)型兩種
- 串聯(lián)型改進型電容三點式振蕩電路
- 電子產(chǎn)品調(diào)試一般方法
- 信號屏蔽
- 簡單壓控振蕩器電路
- 接收機阻塞測試
- S7 GRAPH功能塊的參數(shù)集
- 電池狀態(tài)顯示器電路
- 連接熱電偶
- 信號變換電器
推薦技術(shù)資料
- 超低功耗角度位置傳感器參數(shù)技術(shù)
- 四路輸出 DC/DC 降壓電源
- 降壓變換器和升降壓變換器優(yōu)特點
- 業(yè)界首創(chuàng)可在線編程電源模塊 m
- 可編程門陣列 (FPGA)智能 電源解決方案
- 高效先進封裝工藝
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究