對TTL集成邏輯門電路多余輸入端的處理原則是：DF75AA160不改變原電路邏輯關(guān)系，保證電路能穩(wěn)定可靠工作。
    (1)與門、與非門不用的輸入端應(yīng)接高電平
    具體方法是：
    ①將不用的輸入端直接或經(jīng)一個(gè)電阻R接電源Vcc，如圖6.3.ll(a)所示。此方法采用最多。
    ②將不用的輸入端與使用端并聯(lián)，如圖6.3. ll(b)所示。
    ③將不用的輸入端懸空，如圖6.3. ll(c)所示。對于TTL集成電路其輸入端懸空相當(dāng)于接高電平，即處于邏輯l狀態(tài)。
    (a)多余輸入端接V    (b)多余輸入端與使用端并聯(lián)    (c)多余輸入端懸空
            圖6.3. 11   TTL集成與非門不用輸入端處理

         
    懸空的概念在以后各種數(shù)字器件或電路應(yīng)用時(shí)常常會遇到，但必須指出：懸空的輸入端易引入干擾，導(dǎo)致電路工作不可靠，因而這種方法僅適用于實(shí)驗(yàn)室。
    另外，TTL集成電路其輸入端與地之間外接不同的電阻時(shí)，表現(xiàn)為不同的電平。一般輸入端外接電阻尺≥2kfl時(shí)，該輸入端視為高電平；而輸入端外接電阻R≤lOOc2時(shí)，該輸入端視為低電平。
    (2)或門、或菲門多余輸入端應(yīng)接低電平
    具體方法是：
    ①將不用的輸入端直接接地，如圖6.3. 12(a)所示。
    ②將不用的輸入端與使用端并聯(lián)，如圖6.3. 12(b)所示。最好采用前一種方法。