RS觸發(fā)器
發(fā)布時(shí)間:2013/10/19 13:26:03 訪問次數(shù):1441
1.基本RS觸發(fā)器
基本RS觸發(fā)器邏輯電路及其邏輯符號(hào)如圖8.1.1(a)、(b)所示。c05670它由兩個(gè)與非門交叉連接而成,是構(gòu)成其他各類觸發(fā)器的基礎(chǔ),故稱之為基本RS觸發(fā)器。
RD和SD是它的兩個(gè)輸入端。RD和SD輸入端處的小圓圈表示低電平有效,平時(shí)這兩個(gè)端應(yīng)接高電平,維持觸發(fā)器狀態(tài)不變。只有當(dāng)RD或SD接收到低電平信號(hào)時(shí),才可能使觸發(fā)器的狀態(tài)產(chǎn)生翻轉(zhuǎn)。
Q和Q是它的兩個(gè)互補(bǔ)輸出端。一般將Q端的狀態(tài)定義為觸發(fā)器的狀態(tài),如o=o,o=i,稱觸發(fā)器為O態(tài);o=i,o=o,稱觸發(fā)器為1態(tài)。因此基本RS觸發(fā)器具有O、1兩個(gè)穩(wěn)定狀態(tài)(有兩個(gè)穩(wěn)定狀態(tài)的觸發(fā)器統(tǒng)稱雙穩(wěn)態(tài)觸發(fā)器),因而可用來表示1位二進(jìn)制數(shù),即具有記憶功能。
基本RS觸發(fā)器邏輯功能如下。
(1) SD=1,RD =O
不論觸發(fā)器原來的狀態(tài)如何,觸發(fā)器狀態(tài)將翻轉(zhuǎn)為O態(tài),即o=o,o=i。
因?yàn)镽D =0導(dǎo)致A門輸出o=i,從而使B門的兩個(gè)輸入全為1,使得其輸出o=o,按照規(guī)定這時(shí)觸發(fā)器處于o態(tài)。由于是RD端加低電平使觸發(fā)器置O態(tài),所以稱RD端為置o端,又稱復(fù)位端。
(a)邏輯電路 (b)邏輯符號(hào)
圖8.1.1 基本RS觸發(fā)器邏輯電路及其邏輯符號(hào)
(2) SD=O,RD=1
不論觸發(fā)器原來狀態(tài)如何,觸發(fā)器狀態(tài)將翻轉(zhuǎn)為1態(tài),即o=i,o=o。
因?yàn)镾O =0導(dǎo)致B門輸出o=i,從而使A門的兩個(gè)輸入全為l,使得其輸出Q=O,按照規(guī)定這時(shí)觸發(fā)器處子1態(tài)。由于是磊端加低電平使觸發(fā)器置1態(tài),所以稱磊端為置1端,又稱置位端。
(3) SD=l,RD=l
因?yàn)閮蓚(gè)輸入端SD和RD都沒接收到低電平信號(hào),觸發(fā)器保持原來狀態(tài)不變。
(4) SD=O,RD =0
在此條件下,導(dǎo)致o=o=i,破壞了觸發(fā)器兩個(gè)輸出端Q與Q的互補(bǔ)邏輯關(guān)系,屬非正常狀態(tài)。當(dāng)兩個(gè)輸入端的低電平信號(hào)同時(shí)撤除后,由于兩個(gè)與非門的工作速度差異,將不能確定觸發(fā)器是處于1態(tài)還是O態(tài),即狀態(tài)不定。所以在使用時(shí),這種輸入方式應(yīng)當(dāng)避免,成為約束條件。
上述邏輯關(guān)系的真值表如表8.1.1所示。
1.基本RS觸發(fā)器
基本RS觸發(fā)器邏輯電路及其邏輯符號(hào)如圖8.1.1(a)、(b)所示。c05670它由兩個(gè)與非門交叉連接而成,是構(gòu)成其他各類觸發(fā)器的基礎(chǔ),故稱之為基本RS觸發(fā)器。
RD和SD是它的兩個(gè)輸入端。RD和SD輸入端處的小圓圈表示低電平有效,平時(shí)這兩個(gè)端應(yīng)接高電平,維持觸發(fā)器狀態(tài)不變。只有當(dāng)RD或SD接收到低電平信號(hào)時(shí),才可能使觸發(fā)器的狀態(tài)產(chǎn)生翻轉(zhuǎn)。
Q和Q是它的兩個(gè)互補(bǔ)輸出端。一般將Q端的狀態(tài)定義為觸發(fā)器的狀態(tài),如o=o,o=i,稱觸發(fā)器為O態(tài);o=i,o=o,稱觸發(fā)器為1態(tài)。因此基本RS觸發(fā)器具有O、1兩個(gè)穩(wěn)定狀態(tài)(有兩個(gè)穩(wěn)定狀態(tài)的觸發(fā)器統(tǒng)稱雙穩(wěn)態(tài)觸發(fā)器),因而可用來表示1位二進(jìn)制數(shù),即具有記憶功能。
基本RS觸發(fā)器邏輯功能如下。
(1) SD=1,RD =O
不論觸發(fā)器原來的狀態(tài)如何,觸發(fā)器狀態(tài)將翻轉(zhuǎn)為O態(tài),即o=o,o=i。
因?yàn)镽D =0導(dǎo)致A門輸出o=i,從而使B門的兩個(gè)輸入全為1,使得其輸出o=o,按照規(guī)定這時(shí)觸發(fā)器處于o態(tài)。由于是RD端加低電平使觸發(fā)器置O態(tài),所以稱RD端為置o端,又稱復(fù)位端。
(a)邏輯電路 (b)邏輯符號(hào)
圖8.1.1 基本RS觸發(fā)器邏輯電路及其邏輯符號(hào)
(2) SD=O,RD=1
不論觸發(fā)器原來狀態(tài)如何,觸發(fā)器狀態(tài)將翻轉(zhuǎn)為1態(tài),即o=i,o=o。
因?yàn)镾O =0導(dǎo)致B門輸出o=i,從而使A門的兩個(gè)輸入全為l,使得其輸出Q=O,按照規(guī)定這時(shí)觸發(fā)器處子1態(tài)。由于是磊端加低電平使觸發(fā)器置1態(tài),所以稱磊端為置1端,又稱置位端。
(3) SD=l,RD=l
因?yàn)閮蓚(gè)輸入端SD和RD都沒接收到低電平信號(hào),觸發(fā)器保持原來狀態(tài)不變。
(4) SD=O,RD =0
在此條件下,導(dǎo)致o=o=i,破壞了觸發(fā)器兩個(gè)輸出端Q與Q的互補(bǔ)邏輯關(guān)系,屬非正常狀態(tài)。當(dāng)兩個(gè)輸入端的低電平信號(hào)同時(shí)撤除后,由于兩個(gè)與非門的工作速度差異,將不能確定觸發(fā)器是處于1態(tài)還是O態(tài),即狀態(tài)不定。所以在使用時(shí),這種輸入方式應(yīng)當(dāng)避免,成為約束條件。
上述邏輯關(guān)系的真值表如表8.1.1所示。
上一篇:時(shí)序邏輯電路
上一篇:274LS279引腳排列
熱門點(diǎn)擊
- 或非門和與或非門
- 差分放大電路的靜態(tài)工作點(diǎn)調(diào)試
- 鉗工銼刀
- 三點(diǎn)統(tǒng)調(diào)
- 區(qū)別光電三極管和光電二極管
- 壓電陶瓷式和聲表面濾波選頻放大電路的故障查找
- 電烙鐵撤離方向和焊錫量的關(guān)系
- 電阻檢查法與應(yīng)用實(shí)例
- 譯碼器
- 能級(jí)和離子
推薦技術(shù)資料
- Seeed Studio
- Seeed Studio紿我們的印象總是和繪畫脫離不了... [詳細(xì)]
- 超低功耗角度位置傳感器參數(shù)技術(shù)
- 四路輸出 DC/DC 降壓電源
- 降壓變換器和升降壓變換器優(yōu)特點(diǎn)
- 業(yè)界首創(chuàng)可在線編程電源模塊 m
- 可編程門陣列 (FPGA)智能 電源解決方案
- 高效先進(jìn)封裝工藝
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究