常用ADC主要有并行比較型、逐次比較型、雙積分型、V-F變換型等4種類型，G3VM-61GR1前兩種屬于直接ADC，將模擬信號直接轉(zhuǎn)換為數(shù)字信號，這類ADC具有較快的轉(zhuǎn)換速度；后兩種屬間接ADC，其原理是先將模擬信號轉(zhuǎn)換成某一中間變量（時間或頻率），然后再將中間量轉(zhuǎn)換成為數(shù)字量輸出，此類轉(zhuǎn)換器速度較慢，但精度較高。下面介紹兩種直接ADC的轉(zhuǎn)換原理。
    并行比較型ADC
    并行比較型ADC由電阻分壓器、電壓比較器、觸發(fā)器和優(yōu)先編碼器組成。其原理圖如圖9.2.8所示，這里略去了采樣一保持電路。假定輸入的模擬電壓Vi已經(jīng)是采樣一保持電路的輸出電壓。優(yōu)先編碼器輸入信號工，的優(yōu)先級別最高，工，最低。分壓器將基準電壓分為醬茅、14、…、堡治嬰不同電壓值，分別作為比較器Cl～C7的參考電壓。輸入電壓u，的大小決定各各比較器輸出的狀態(tài)。例如Cl～C7的輸出狀態(tài)都比較器C6和C7的輸出為1，其余各比較器的狀態(tài)均為o。比較器的輸出狀態(tài)由D觸發(fā)器存儲，經(jīng)優(yōu)先編碼器編碼，得到數(shù)字量輸出。其輸入和輸出的關系如表9.2.1所示。

            
    在并行比較型ADC中，輸入電壓Vi同時加到所有比較器的輸入端，從口．的加入，到穩(wěn)定輸出數(shù)字量，所經(jīng)歷的時間為比較器、D觸發(fā)器和編碼器延遲時間的總和。如果不考慮各器件的延遲，可認為輸出數(shù)字量是與訓，輸入時刻同時獲得的。所以，并行ADC具有最短的轉(zhuǎn)換時間。但也可看到，隨著位數(shù)的增加，元件數(shù)目幾乎按幾何級數(shù)增加，電路復雜程度急劇增加。所以如果要提高其分辨率，則需加載規(guī)模相當龐大的代碼轉(zhuǎn)換電路，這是并行ADC的缺點。

             
     表9.2.1  3位并行ADC的量化編碼表