從上面的分析，我們可知PROM的地址譯碼器采用全譯碼方式，行個地址碼可選中2”個不同的存儲單元，HA17901P且地址譯碼與存儲單元有一一對應(yīng)的關(guān)系。因此，即使有多個存儲單元，所存放的內(nèi)容完全相同，也必須重復(fù)存放，無法節(jié)省這些單元。從實現(xiàn)函數(shù)的角度看，PROM產(chǎn)生咒個變量的全部最小項完全沒有必要。因此，PROM芯片的利用率不高。為解決此問題，在PROM的基礎(chǔ)上出現(xiàn)了可編程邏輯陣列(PLA)。
    (1)結(jié)構(gòu)
    如圖10.2.8所示。可編程邏輯陣列(PLA)與PROM類似，也是由與、或陣列構(gòu)成。所不同的是，它的與陣列和或陣列一樣是可編程的，n個輸入變量產(chǎn)生的與項由編程決定。
    圖10.2.8可編程邏輯陣列(PLA)結(jié)構(gòu)

            
    (2)應(yīng)用
    用PLA進行組合邏輯設(shè)計時，一般應(yīng)先將函數(shù)化簡；然后根據(jù)簡化的邏輯函數(shù)表達式確定與項的組合，再確定輸出的編程。
    【例10.2.2】用PLA設(shè)計一個將8421碼轉(zhuǎn)換成余3碼的代碼轉(zhuǎn)換電路。
    解設(shè)4位二進制碼為B3、B2、B，、Bo，4位余3碼為W、X、Y、Z，其對應(yīng)關(guān)系如表10.2.2所示。將4位二進制碼作為PLA的輸入，余3碼作為PLA的輸出。根據(jù)表10.2.2可寫出該電路的函數(shù)表達式，化簡后得

             
     可見，全部輸出函數(shù)只包含9個不同的與項，所以該代碼轉(zhuǎn)換電路可用一個容量為4-9-4的PLA實現(xiàn)，其簡化形式的陣列邏輯圖（陣列圖），如圖10.2.9所示。
     表10. 2.2 8421碼轉(zhuǎn)換成余3碼的真值表