PLD是20世紀(jì)70年代開始發(fā)展起來的一種新型大規(guī)模集成電路。一片PLD所容納的邏輯門可達(dá)數(shù)百、數(shù)千甚至更多，其邏輯功能可由用戶編程指定。特別適宜于構(gòu)造小批量生產(chǎn)的系統(tǒng)，HA178M08或在系統(tǒng)開發(fā)研制過程中使用。

            
    PLD從最初的PROM經(jīng)歷了可編程邏輯陣列(PLA)、可編程陣列邏輯(PAI。)、通用陣列邏輯(GAL)，發(fā)展到目前的在系統(tǒng)編程(ISP)器件，不僅簡化了數(shù)字系統(tǒng)設(shè)計(jì)過程、降低成本和系統(tǒng)的體積、提高了系統(tǒng)的可靠性和保密性，而且使用戶的設(shè)計(jì)、使用、選擇芯片更加方便快捷，從根本上改變了系統(tǒng)的設(shè)計(jì)方法。
    PLD的基本結(jié)構(gòu)
    PLD的基本結(jié)構(gòu)如圖10.2.1所示，它由一個(gè)“與”陣列和一個(gè)“或”陣列組成，每個(gè)輸出都是輸入的“與或”函數(shù)。陣列中輸入線和輸出線的交點(diǎn)通過邏輯元件相連接。這些元件是接遁還是斷開，可由用戶通過編程決定。
    各種不同的PLD是在上述基本結(jié)構(gòu)的基礎(chǔ)上，附加一些其他邏輯元件，如輸入緩沖器、輸出寄存器、內(nèi)部反饋、輸出宏單元等構(gòu)成。
    PLD的電路表示法
    對(duì)于PLD器件，一般的邏輯電路表示方法很難描述其內(nèi)部電路，為在芯片的內(nèi)部電路和邏輯圖之間建立一一對(duì)應(yīng)關(guān)系，把邏輯圖和真值表結(jié)合在一起構(gòu)成一種緊湊而易于識(shí)讀的形式，對(duì)描述PLD基本結(jié)構(gòu)的有關(guān)邏輯符號(hào)作了一規(guī)定。
    PI,D的基本器件是與門和或門，圖10.2.2給出了兩種與門表示方法。
    圖10.2.3表示PLD的典型輸入緩沖器，它的輸出B和C是其輸入A的原和反；
    圖11.2.4給出了PLD陣列交叉點(diǎn)上的三種連接方式，“．”表示硬線連接、“×”表示可編程連接、沒有“．”和“×”表示不連接；
    圖10.2．j列出與門不執(zhí)行任何功能的連接表示方法。