實驗內(nèi)容及實驗步驟.將數(shù)A3964SLBTR字邏輯電路實驗箱擴展板插在實驗箱相應(yīng)位置，并固定好，插上實驗需要的芯片，用門電路組成一個半加器，連線并驗證其邏輯功能，自擬真值表，并將實驗結(jié)果填入表3.58。

      用門電路組成一個全加器，連線并驗證其邏輯功能，自擬真值表，并將實驗結(jié)果填入表3.59與邏輯表達式加以比較。

      用全加器完成8位二進制數(shù)的相加，驗證其邏輯功能。

      自己連線，驗證74LS85的邏輯功能。

      數(shù)值比較器的擴展.數(shù)值比較器的擴展方式有串聯(lián)和并聯(lián)兩種。一般位數(shù)較少的話，用串聯(lián)方式；如果位數(shù)較多且要滿足一定的速度要求時，用并聯(lián)方式。

      這里用串聯(lián)方式，用兩片74LS85組成8位數(shù)值比較器。已知，對于兩個8位數(shù)，若高4位相同，它們的大小將由低4位的比較結(jié)果確定。因此，低4位的比較結(jié)果作為高4位的條件，即低4位比較器的輸出端應(yīng)分別與高4位比較器的I和n端連接，（見圖3.70）。

      具體的實驗方法為：在擴展板上插上兩片74LS85（注意芯片插在16PIN的插座上），按照圖3. 70連線，實現(xiàn)8位數(shù)值比較器功能。