正如本章所述的幾個例子所證實(shí)的，PCB設(shè)計者會多次面臨是把關(guān)鍵信號層埋在平面之間（目標(biāo)4）以屏蔽它們，還是把關(guān)鍵信號布設(shè)在與同一平面相鄰（目標(biāo)6）的兩層上的選擇。

   盡管與流行的習(xí)慣相反，我認(rèn)T356E106K025AT為有重要證據(jù)表明：對于高頻電路，良好的EMC性能和信號完整性，將關(guān)鍵信號布設(shè)在與同一平面相鄰的層上應(yīng)優(yōu)于把關(guān)鍵信號層埋在平面之間來屏蔽它們。用這種方法可以改進(jìn)高速PCBs的EMC性能和信號完整性（Archambeault，2002，第191頁）。將信號布設(shè)在與同一平面相鄰的層上會顯著減小返回電流路徑的電感，因?yàn)榇蟛糠?/span>PCB設(shè)計者不能或者不想在信號跡線的導(dǎo)通孔附近提供平面到平面的導(dǎo)通孔，見16.3.3節(jié)的討論。

   因此這就提出為高層數(shù)、高速數(shù)字邏輯電路板確定最佳疊層的一般步驟�；镜寞B層應(yīng)該包括兩種基本結(jié)構(gòu)的多重組合：兩個信號層與同一平面相鄰（信號一平面一信號），如圖16-29(a) 所示，以及相鄰的電源和接地平面對，如圖16-29 (b)所示。這兩種結(jié)構(gòu)可以以多種方式組合形成6層或更多層的PCB。

   (a)兩信號層與同一平面相鄰    (b) -個電源·接地平面對

   圖16 -29多層板的兩個基本構(gòu)建區(qū)塊

   例如，圖16-18所示的6層疊層包含兩組圖16-29 (a)所示的基本構(gòu)建區(qū)塊，而圖16-21所示的8層PCB疊層使用了兩組圖16-29(a)所示的基本構(gòu)建區(qū)塊與一組圖16-29 (b)所示的構(gòu)建區(qū)塊組合。

   圖16-30表示一個用了四組圖16-29(a)所示的基本構(gòu)建區(qū)塊，有8個布線層的12層電路板。這種疊層沒有相鄰的電源平面和接地平面，所以它只滿足原來6個目標(biāo)中的5個。

   把圖16-29(b)所示的基本構(gòu)建區(qū)塊加到圖16-30歷示的板中心就形成了滿足所有設(shè)計目標(biāo)的14層板。