電磁兼容性即高頻及抗電磁干擾性。經(jīng)驗(yàn)證明，如果在產(chǎn)品開(kāi)發(fā)階段解決電磁兼容性問(wèn)題所需的費(fèi)用為1，那么，等到產(chǎn)品定型后再想辦法解決，M47S65H2FA費(fèi)用將增加10倍；若等到批量生產(chǎn)后再解決，費(fèi)用將增加100倍。因此，在產(chǎn)品開(kāi)發(fā)階段應(yīng)同時(shí)進(jìn)行電磁兼容性設(shè)計(jì)。

   電磁兼容性設(shè)計(jì)是很復(fù)雜的問(wèn)題，與有源器件選擇、電子電路分析、PCB設(shè)計(jì)都有關(guān)系。

   電磁兼容性設(shè)計(jì)的基本方法是指標(biāo)分配和功能分塊設(shè)計(jì)，即把產(chǎn)品的電磁兼容性指標(biāo)要求細(xì)分成產(chǎn)品級(jí)、模塊級(jí)、電路級(jí)、元件級(jí)，然后進(jìn)行逐級(jí)設(shè)計(jì)。從元器件、連接器的選擇、印制板的布線、接地點(diǎn)的選擇及結(jié)構(gòu)土的布置等各方面進(jìn)行綜合考慮。在PCB設(shè)計(jì)時(shí)，可作以下考慮。

   (1)選用介電常數(shù)高的電路基板材料（如聚四氟乙烯板）

   優(yōu)先選用多層板，并將數(shù)字電路和模擬電路分別安排在不同層內(nèi)，電源層應(yīng)靠近接地層，騷擾源應(yīng)單獨(dú)安排一層，并遠(yuǎn)離敏感電路，高速、高頻器件應(yīng)靠近印制板連接器。

   (2)盡量選擇表面貼裝器件

   SMD器件與DIP器件相比較，由于SMD器件引線的互連長(zhǎng)度很短，因此引線的電感、電容和電阻比DIP器件小得多，另外，SMT印制板通孔少，布線可走捷徑，組裝密度高，單位面積上的器件多，器件間的互連長(zhǎng)度短，因此采用SMT工藝可改善高頻特性。

   (3)盡量增加線距

   高頻或高速電路應(yīng)滿(mǎn)足2W原則，形是導(dǎo)線的寬度，即導(dǎo)線間距不小于2倍的線寬度，以減少串?dāng)_。導(dǎo)線應(yīng)短、寬、均勻、直，轉(zhuǎn)彎時(shí)應(yīng)采用45。角，導(dǎo)線寬度不要突變，不要突然拐角。

   (4)地線設(shè)計(jì)

   在電子設(shè)備中，接地是控制干擾的重要方法。若能將接地和屏蔽正確結(jié)合起來(lái)使用，可解決大部分干擾問(wèn)題。電子設(shè)備中，地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地、數(shù)字地和模擬地等。

   地線設(shè)計(jì)是最重要、難度最大的一項(xiàng)設(shè)計(jì)。理想的“地”應(yīng)是零電阻的實(shí)體，各接地點(diǎn)之間沒(méi)有電位差。但實(shí)際是不存在的，為了減少地環(huán)路千擾，一般可采用切斷地環(huán)路的方法。例如，將信號(hào)地線與機(jī)殼地絕緣，形成浮地，高頻時(shí)可以用平衡電路代替不平衡電路，也可以在兩個(gè)電路之間插入隔離變壓器、共模扼流圈或光電耦合器等。目前流行的方法是在屏蔽機(jī)殼上安裝濾波器連接器。此外，在兩個(gè)電路之間的連接或電纜上套鐵氧體瓷環(huán)，也可濾除高頻共模干擾。