現(xiàn)代電路與系統(tǒng)的設(shè)計(jì)思想是一種自上而下或自頂向下( TDP-DOWN)的模塊化設(shè)計(jì)思路。AT24C04-10PU-2.7自上而下就是先著眼于整個(gè)系統(tǒng)的功能，并按系統(tǒng)的要求把系統(tǒng)分割成若干個(gè)子系統(tǒng)，再把每個(gè)子系統(tǒng)劃分成若干個(gè)功能模塊，以標(biāo)準(zhǔn)或常用的基本單元去實(shí)現(xiàn)功能模塊。從上到下，每一步都可控制、可發(fā)現(xiàn)錯(cuò)誤、可修改、可進(jìn)行不同層次的仿真，處理過程都由軟件自動(dòng)完成。它可以在所有級(jí)別上對(duì)硬件設(shè)計(jì)進(jìn)行說明、建模和仿真測(cè)試。由此可見，自頂向下的設(shè)計(jì)方法是一種高效率性、高穩(wěn)定性、易修改、易查找故障以及可以進(jìn)行系統(tǒng)仿真的設(shè)計(jì)方法。

   現(xiàn)代數(shù)字系統(tǒng)的實(shí)現(xiàn)是以各種系列的可編程器件為載體，以各種功能強(qiáng)大的編程平臺(tái)或開發(fā)軟件為工具進(jìn)行的。可編程器件包括可編程邏輯器件、可編程模擬器件、可編程數(shù)字開關(guān)及互連器件等�？删幊踢壿嬈骷怯脕韺�(shí)現(xiàn)數(shù)字電路及系統(tǒng)的功能，是構(gòu)成ASIC的基本單元，而ASIC的設(shè)計(jì)及實(shí)現(xiàn)必須借助EDA技術(shù)。ASIC的改進(jìn)對(duì)EDA工具提出更高的要求，從而促進(jìn)了EDA技術(shù)的發(fā)展。當(dāng)今，自頂向下的設(shè)計(jì)方法已經(jīng)是EDA技術(shù)的首選設(shè)計(jì)方法，是ASIC及FPGA開發(fā)的主耍設(shè)計(jì)手段。

   高速集成電路硬件描述語言的自頂向下的設(shè)計(jì)流程如圖1.1所示。