自頂向下設(shè)計方法的步驟如圖1.3所示。

   復(fù)雜的數(shù)字邏輯電路和系統(tǒng)的層次化、結(jié)構(gòu)化設(shè)計隱含著對系統(tǒng)硬件設(shè)計方案的逐次分解。 AT24C08A-10PU-2.7在設(shè)計過程中的任意層次，至少需要有一種形式來描述硬件。硬件的描述，特別是行為描述通常稱為行為建模。在集成電路設(shè)計的每一層次，硬件可以分為一些模塊，該層次的硬件結(jié)構(gòu)由這些模塊的互連描述，該層次的硬件行為由這些模塊的行為描述，這些模塊稱為該層次的基本單元。該層次的基本單元由下一層次的基本單元互連而成。在不同的層次都可以進(jìn)行仿真以對設(shè)計思想進(jìn)行驗證。EDA工具提供了有效的手段來管理錯綜復(fù)雜的層次，可以很方便地查看某一層次中某模塊的源代碼或電路圖以改正仿真時發(fā)現(xiàn)的錯誤。

   在不同的層次做具體模塊的設(shè)計，所用的方法也有所不同。在高層次上往往編寫一些行為級的模塊通過仿真加以驗證，其主要目的是系統(tǒng)性能的總體考慮和各模塊的指標(biāo)分配，并非具體電路的實現(xiàn)，因而綜合及其以后的步驟往往不需進(jìn)行。而當(dāng)設(shè)計的層次比較接近底層時，行為描述往往需要用電路邏輯來實現(xiàn)。這時的模塊不僅需要通過仿真加以驗證，還需要進(jìn)行綜合、優(yōu)化、布線和后仿真�？傊唧w電路是從底向上逐涉實現(xiàn)的。EDA工具往往不僅支持HDL描述，也支持電路圖輸入，有效地利用這兩種方法是提高設(shè)計效率的途徑之一�？梢钥闯觯K設(shè)計流程主要由如下兩大主要功能部分組成。

   ①設(shè)計開發(fā)：編寫設(shè)計文件一綜合到布局布線一投片生產(chǎn)，這樣一系列步驟。

   ②設(shè)計驗證：進(jìn)行各種仿真的一系列步驟，如果在仿真過程中發(fā)現(xiàn)問題，則返回設(shè)計輸入進(jìn)行修改，從而優(yōu)化、映象和布局布線。