無(wú)線幀
發(fā)布時(shí)間:2015/1/30 18:47:02 訪問(wèn)次數(shù):1535
每個(gè)無(wú)線幀分為8個(gè)長(zhǎng)度為30 720xTs=l ms的子幀以及2個(gè)包含DWPTS、GP和UpPTS時(shí)隙的特殊子幀。DWPTS、GP和UpPTS的長(zhǎng)度也是30 720×Ts=l ms。子幀1和6都包含有DwPTS、GP和UpPTS,AM29F010-90JC其他子幀則由2個(gè)時(shí)隙構(gòu)成,如圖1-6所示。
DwPTS和UpPTS的長(zhǎng)度可以進(jìn)行配置,但DwPTS、UpPTS和GP的總長(zhǎng)度為1 ms,且子幀O、子幀5以及DwPTS只能用于下行傳輸。
TDD系統(tǒng)支持5 ms和10 ms切換點(diǎn)周期。5 ms DL/UL切換周期配置下,特殊子幀在子幀l和子幀6的兩個(gè)半幀中都存在。10 ms DL/UL切換周期配置下,特殊子幀只在第一個(gè)半幀中存在,子幀6作力一個(gè)普通的下行子幀。5 ms配置主要保證與TD-SCDMA共存,10 ms配置則是保證與HCR TDD共存。
每個(gè)無(wú)線幀分為8個(gè)長(zhǎng)度為30 720xTs=l ms的子幀以及2個(gè)包含DWPTS、GP和UpPTS時(shí)隙的特殊子幀。DWPTS、GP和UpPTS的長(zhǎng)度也是30 720×Ts=l ms。子幀1和6都包含有DwPTS、GP和UpPTS,AM29F010-90JC其他子幀則由2個(gè)時(shí)隙構(gòu)成,如圖1-6所示。
DwPTS和UpPTS的長(zhǎng)度可以進(jìn)行配置,但DwPTS、UpPTS和GP的總長(zhǎng)度為1 ms,且子幀O、子幀5以及DwPTS只能用于下行傳輸。
TDD系統(tǒng)支持5 ms和10 ms切換點(diǎn)周期。5 ms DL/UL切換周期配置下,特殊子幀在子幀l和子幀6的兩個(gè)半幀中都存在。10 ms DL/UL切換周期配置下,特殊子幀只在第一個(gè)半幀中存在,子幀6作力一個(gè)普通的下行子幀。5 ms配置主要保證與TD-SCDMA共存,10 ms配置則是保證與HCR TDD共存。
上一篇:TD-LTE物理層特性
上一篇:LTE上下行時(shí)隙配置
熱門點(diǎn)擊
- 用數(shù)字門電路組成的多諧振蕩器
- 場(chǎng)效應(yīng)管組成放大電路的三種方法
- 晶體管的符號(hào)
- 線性電位器、指數(shù)式電位器和對(duì)數(shù)式電位器
- 電阻器的符號(hào)
- DALI硬件接口電路
- 響應(yīng)接收窗口大小( ra-ResponseW
- SEPIC電路中的各點(diǎn)波形
- 集電極最大允許耗散功率PCM限制區(qū)
- 物理HARQ指示信道(PHICH)
推薦技術(shù)資料
- 驅(qū)動(dòng)板的原理分析
- 先來(lái)看看原理圖。圖8所示為底板及其驅(qū)動(dòng)示意圖,F(xiàn)M08... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究