圖2 .1.2為CMOS或門CD4072的引腳圖，FDMA420NZ內(nèi)部共集成了2個(gè)或門。

   表2 .1.2為CD4072或門的邏輯功能表，其邏輯功能為“有l(wèi)出1，全0出0”。CD4072中的每個(gè)或門的邏輯表達(dá)式是Y= A+B+C+D。

   圖2.1.2 CD4072的引腳排列

   表2.1.2 CD4072酌邏輯功能表

   CMOS門電路的主要參數(shù)定義及測(cè)試方法與TTL電路相仿。CMOS的電壓傳輸特性接近于理想的開關(guān)特性，曲線轉(zhuǎn)折區(qū)非常窄，因此直流噪聲容限較高。當(dāng)電源電壓VDD為SV時(shí)，標(biāo)準(zhǔn)4000系列CMOS電路的噪聲容限最小值為1V。另外對(duì)CMOS電路而言，電源電壓越高，直流噪聲容限越大。CMOS電路輸入阻抗高，輸出阻抗低，因此扇出系數(shù)很大。