可以用四個與非門實現(xiàn)異或門的邏輯功能。圖2.2.1為74LSOO的引腳圖，內(nèi)部FDPF7N60NZ共集成了4個與非門；圖2.2.2為與非門實現(xiàn)異或門的電路。

   圖2.2.2與非門實現(xiàn)異或門電路

   二進(jìn)制加法運算電路

   半加器

   僅僅考慮兩個一位二進(jìn)制數(shù)相加，而不考慮低位的進(jìn)位的運算電路。半加器真值表如表2.2.1所示，故相加的和S(A，B)= A(DB，向高位的進(jìn)位C(A，B)= AB。

   圖2.2.3為74LS86的引腳圖，內(nèi)部共集成了4個異或門。圖2.2.4是用與非門和異或門設(shè)計實現(xiàn)的半加器電路，圖2.2.5和圖2.2.6則是基于Multisim的半加器電路仿真圖和仿真波形，驗證了電路設(shè)計的正確性。

   表2.2.1  半加器真值表