根據門電路組成的觸發(fā)器的基本原理
發(fā)布時間:2015/8/19 20:43:26 訪問次數:940
根據門電路組成的觸發(fā)器的基本原理,在數字集成電路產品系列中將觸發(fā)器制成單片型集成電路。AD637JR這些觸發(fā)器按照電路的功能、觸發(fā)方式可分為R-S觸發(fā)器、D觸發(fā)器、J-K觸友器和T觸發(fā)器等。在這些觸發(fā)器中最基本的觸發(fā)器是“基本R-S觸發(fā)器”,其余的觸發(fā)器都是在它的基礎上,通過改進和完善功能后制成的,它們之間的演變過程和相互關系介紹如下。
基本R-S觸發(fā)器。用兩個與非門交叉連接就組成了一個基本R-S觸發(fā)器,如圖3 - 14所示。它有兩個輸出端,Q和Q,兩個輸入端,島和S。其中Q和Q為反相輸出,即:當o=i時,則Q=O;Q=0時,則Q=l。習慣上將Q=l時,稱為觸發(fā)器的1狀態(tài);將Q=O時,稱為觸發(fā)器的0狀態(tài)。它的兩個輸入端島和S,其中SD為置1端,島為置O端。而上面的“一”號則表示它是采用低電觸發(fā)的。
下面通過在電路的不同狀態(tài)下,對RD和SD輸入不同的信號后,分析觸發(fā)器的輸出端是如何變化的。
假設所加輸入信號為SD =0,RD =1。這時根據觸發(fā)器原來的狀態(tài)又可分兩種情況:①假定觸發(fā)器原來處于O狀態(tài),即Q=O,o=i。這時由于電路中兩個與非門的輸入和輸出之間是交叉連接的,所以Q=a=0,Q=b=l。按照與非門“有低出高”的邏輯功能,立即會使門Dl輸出Q=l,同時又因Q=a=l和與非門“全高幽低”的邏輯功能,使門D2的輸出Q=O,b=o,其結果是o=i,Q=O,即電路由原來的0態(tài)變?yōu)?態(tài)。②假定觸發(fā)器原來處于1態(tài),即Q=l,o=o。這時相應的反饋端a=l,b-0。因為b=o已經決定了Q=a=l,所以即使輸入端SD -0,RD =1,也不會改變觸發(fā)器原來的狀態(tài),即保持原來的1態(tài)不變。
根據門電路組成的觸發(fā)器的基本原理,在數字集成電路產品系列中將觸發(fā)器制成單片型集成電路。AD637JR這些觸發(fā)器按照電路的功能、觸發(fā)方式可分為R-S觸發(fā)器、D觸發(fā)器、J-K觸友器和T觸發(fā)器等。在這些觸發(fā)器中最基本的觸發(fā)器是“基本R-S觸發(fā)器”,其余的觸發(fā)器都是在它的基礎上,通過改進和完善功能后制成的,它們之間的演變過程和相互關系介紹如下。
基本R-S觸發(fā)器。用兩個與非門交叉連接就組成了一個基本R-S觸發(fā)器,如圖3 - 14所示。它有兩個輸出端,Q和Q,兩個輸入端,島和S。其中Q和Q為反相輸出,即:當o=i時,則Q=O;Q=0時,則Q=l。習慣上將Q=l時,稱為觸發(fā)器的1狀態(tài);將Q=O時,稱為觸發(fā)器的0狀態(tài)。它的兩個輸入端島和S,其中SD為置1端,島為置O端。而上面的“一”號則表示它是采用低電觸發(fā)的。
下面通過在電路的不同狀態(tài)下,對RD和SD輸入不同的信號后,分析觸發(fā)器的輸出端是如何變化的。
假設所加輸入信號為SD =0,RD =1。這時根據觸發(fā)器原來的狀態(tài)又可分兩種情況:①假定觸發(fā)器原來處于O狀態(tài),即Q=O,o=i。這時由于電路中兩個與非門的輸入和輸出之間是交叉連接的,所以Q=a=0,Q=b=l。按照與非門“有低出高”的邏輯功能,立即會使門Dl輸出Q=l,同時又因Q=a=l和與非門“全高幽低”的邏輯功能,使門D2的輸出Q=O,b=o,其結果是o=i,Q=O,即電路由原來的0態(tài)變?yōu)?態(tài)。②假定觸發(fā)器原來處于1態(tài),即Q=l,o=o。這時相應的反饋端a=l,b-0。因為b=o已經決定了Q=a=l,所以即使輸入端SD -0,RD =1,也不會改變觸發(fā)器原來的狀態(tài),即保持原來的1態(tài)不變。