對于復(fù)雜或尚未設(shè)計(jì)完成的子電路，用戶可以用模擬電路行為特性的描述方式進(jìn)行仿真，CAT5113VI-10-GT3不需真實(shí)電路，從而大大減小仿真復(fù)雜度。利用行為模擬器件也使得仿真系統(tǒng)層的電路變得更為方便，甚至還可以推廣到非電子電路系統(tǒng)的仿真和分析。

   利用SLPS接口實(shí)現(xiàn)和MATLAB的聯(lián)合仿真

   SLPS是Cybernet Systems公司與Cadence Design System Inc.共同開發(fā)的協(xié)同仿真工具，是MATLAB和PSpice的界面接口工具，借助SLPS可以將PSpice電路模型添加到mdl模型中，同時處理復(fù)雜電路和控制系統(tǒng)仿真，綜合利用了兩種軟件各自的優(yōu)點(diǎn)進(jìn)行協(xié)同仿真。而且新版本增加了支持在Simulink中調(diào)用多個SPLS塊的功能，真正實(shí)現(xiàn)兩種軟件的無縫結(jié)合。

   Cadence/OrCAD PSpice組件

    OrCAD Capture

   它是PSpice的前端主程序模塊，相當(dāng)于軟件的“面包板”，使用者可以茌上面畫好電路圖后調(diào)用PSpice進(jìn)行電路仿真和顯示結(jié)果。通過Capture的菜單可以調(diào)用和控制其他程序模塊運(yùn)行，可以根據(jù)需要創(chuàng)建、編輯和管理各類模擬電路、數(shù)字電路以及數(shù)模混合的電路圖，設(shè)置仿真分析類型和參數(shù)，然后運(yùn)行和分析仿真結(jié)果。