具有表面ITo紋理化圖形的LED
發(fā)布時(shí)間:2016/8/8 20:55:41 訪問(wèn)次數(shù):833
從圖5-39也看出,雖然PS小球的尺寸很均勻,但它很難均勻的涂在ITo的表面,即ITo表面有局部區(qū)域沒(méi)有PS小球作為掩膜,在蝕刻時(shí)會(huì)將大塊的ITo蝕刻掉。FM24V05-G因此很早期就有人想到用周期性的光罩對(duì)ITo進(jìn)行掩膜做出紋理化圖形。Shyi-Ming Pan等人阝l]通過(guò)光刻和干法刻蝕制備了3um×3um的表面紋理化ITo。其工作電壓與平面ITo樣品幾乎一致。其制備后的LED結(jié)構(gòu)圖以及ITo紋理化圖形如圖5-40所示。這種方式能夠一定程度提高光提取效率,但是較為有限。
從圖5-39也看出,雖然PS小球的尺寸很均勻,但它很難均勻的涂在ITo的表面,即ITo表面有局部區(qū)域沒(méi)有PS小球作為掩膜,在蝕刻時(shí)會(huì)將大塊的ITo蝕刻掉。FM24V05-G因此很早期就有人想到用周期性的光罩對(duì)ITo進(jìn)行掩膜做出紋理化圖形。Shyi-Ming Pan等人阝l]通過(guò)光刻和干法刻蝕制備了3um×3um的表面紋理化ITo。其工作電壓與平面ITo樣品幾乎一致。其制備后的LED結(jié)構(gòu)圖以及ITo紋理化圖形如圖5-40所示。這種方式能夠一定程度提高光提取效率,但是較為有限。
相關(guān)技術(shù)資料- 8-8具有表面ITo紋理化圖形的LED
熱門點(diǎn)擊
- 全方向反射鏡結(jié)構(gòu)(ODR)
- 片選信號(hào)輸入端,低電平有效
- 倒裝芯片結(jié)構(gòu)及工藝流程
- 垂直結(jié)構(gòu)芯片的優(yōu)勢(shì)
- 確定需要幾根地址線
- 觀察靜態(tài)工作點(diǎn)和負(fù)載電阻改變對(duì)電路工怍狀態(tài)
- 系統(tǒng)設(shè)計(jì)
- 靜態(tài)顯示方式及其典型應(yīng)用電路
- 循環(huán)左移
- MOCVD外延生長(zhǎng)中的基本機(jī)制和原理
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺(tái)儀器中同時(shí)實(shí)現(xiàn)時(shí)域和頻域分析，DS... [詳細(xì)]
- 全新無(wú)線連網(wǎng)系統(tǒng)單晶片Genio 130A（
- 2 通道至 4 通道數(shù)字隔離器產(chǎn)品̴
- QFN-16封裝
- GaN FET 準(zhǔn)諧振 (QR) 反激式穩(wěn)壓
- 高效率降壓 DC/DC 變換器
- 雙相無(wú)異常高效率降低功率模塊&
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
