CMOS集成電路的主要優(yōu)點(diǎn)
發(fā)布時(shí)間:2016/12/13 22:41:18 訪問次數(shù):5931
CM(B集成電路是將N溝道MOs晶體管和P溝道M(B晶體管同時(shí)用于一個(gè)集成電路中, MSL1060AW-R成為組合兩種溝道MOS管性能的更優(yōu)良的集成電路。CMOS集成電路的主要優(yōu)點(diǎn)是:
(1)功耗低,其靜態(tài)工作電流在109A數(shù)量級(jí),是目前所有數(shù)字集成電路中最低的,而TTL器件的功耗則大得多。
(2)高輸入阻抗,通常大于1010Ω,遠(yuǎn)高于TTI'器件的輸人阻抗。
(3)接近理想的傳輸特性,輸出高電平可達(dá)電源電壓的99.9%以上,低電平可達(dá)電源電壓的0.1%以下,因此輸出邏輯電平的擺幅大,噪聲容限很高。
(4)電源電壓范圍廣,可在3~18V正常運(yùn)行。
(5)由于有很高的輸人阻抗,要求驅(qū)動(dòng)電流很小,約0,1uA,輸出電流在+5V電源下約為500uA,遠(yuǎn)小于TTI'電路,若以此電流來驅(qū)動(dòng)同類門電路,其扇出系數(shù)將非常大。在低頻時(shí),無須考慮扇出系數(shù),但在高頻時(shí),后級(jí)門電路的輸人電容將成為主要負(fù)載,使其扇出能力下降,所以在較高頻率工作時(shí),CMOS電路的扇出系數(shù)一般取10~2O。
CM(B集成電路是將N溝道MOs晶體管和P溝道M(B晶體管同時(shí)用于一個(gè)集成電路中, MSL1060AW-R成為組合兩種溝道MOS管性能的更優(yōu)良的集成電路。CMOS集成電路的主要優(yōu)點(diǎn)是:
(1)功耗低,其靜態(tài)工作電流在109A數(shù)量級(jí),是目前所有數(shù)字集成電路中最低的,而TTL器件的功耗則大得多。
(2)高輸入阻抗,通常大于1010Ω,遠(yuǎn)高于TTI'器件的輸人阻抗。
(3)接近理想的傳輸特性,輸出高電平可達(dá)電源電壓的99.9%以上,低電平可達(dá)電源電壓的0.1%以下,因此輸出邏輯電平的擺幅大,噪聲容限很高。
(4)電源電壓范圍廣,可在3~18V正常運(yùn)行。
(5)由于有很高的輸人阻抗,要求驅(qū)動(dòng)電流很小,約0,1uA,輸出電流在+5V電源下約為500uA,遠(yuǎn)小于TTI'電路,若以此電流來驅(qū)動(dòng)同類門電路,其扇出系數(shù)將非常大。在低頻時(shí),無須考慮扇出系數(shù),但在高頻時(shí),后級(jí)門電路的輸人電容將成為主要負(fù)載,使其扇出能力下降,所以在較高頻率工作時(shí),CMOS電路的扇出系數(shù)一般取10~2O。
熱門點(diǎn)擊
- CMOS集成電路的主要優(yōu)點(diǎn)
- IGBT的特點(diǎn)有以下幾個(gè)
- 譯碼器及其應(yīng)用
- TTL與非門的主要參數(shù)
- 絕緣電阻和抗電強(qiáng)度
- 將三角波變成正弦波是經(jīng)過一個(gè)線性的變換網(wǎng)絡(luò)
- 學(xué)習(xí)數(shù)字電路中基本RS觸發(fā)器
- 集成運(yùn)放在模擬運(yùn)算方面的應(yīng)用
- 傳統(tǒng)的DMX控制系統(tǒng)
- 金屬氧化膜電阻
推薦技術(shù)資料
- 驅(qū)動(dòng)板的原理分析
- 先來看看原理圖。圖8所示為底板及其驅(qū)動(dòng)示意圖,F(xiàn)M08... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究