CMOS與TTI'電路的內(nèi)部結(jié)構(gòu)不同,但它們的邏輯功能完全一樣。與非門的邏輯功能是: MSL1061AV當(dāng)輸人端中有一個(gè)或一個(gè)以上是低電平時(shí),輸出端為高電平;只有當(dāng)輸人端全部為高電平時(shí),輸出端才是低電平。其邏輯表達(dá)式。

   TTL集成電路的使用規(guī)則

   (1)接插集成電路時(shí),要認(rèn)清定位標(biāo)記,不得插反。

   (2)電源電壓使用范圍為4.5~5.5V,實(shí)驗(yàn)中要求V(℃=+5V,電源極性不允許接錯(cuò)。

   (3)閑置輸入端處理方法:

   ①懸空,相當(dāng)于邏輯“1”,對(duì)于一般小規(guī)模集成電路的數(shù)據(jù)輸人端,實(shí)驗(yàn)時(shí)允許懸空處理,但易受外界干擾,導(dǎo)致電路的邏輯功能不正常。因此,對(duì)于接有長線的輸人端,中規(guī)模以上的集成電路和使用集成電路較多的復(fù)雜電路,所有控制輸人端必須按邏輯要求接人電路,不允許懸空。

   ②直接接到電源電壓V(r(也可以串入一只1~10kΩ的同定電阻)或接至某一固定電壓2,4V(LJ(4.5V)的電源上,或勹輸人端為接地的多余與非門的輸出端相接。

   ③若前級(jí)驅(qū)動(dòng)能力允許,可以與使用的輸入端并聯(lián)。

   (4)輸人端通過電阻接地.電阻值的大小將直接影響電路所處的狀態(tài)。當(dāng)R≤680Ω時(shí),輸入端相當(dāng)于邏輯“0”;當(dāng)R≥4,7kΩ時(shí),輸人端相當(dāng)于邏輯△”。特別需要說明的是:對(duì)于不同系列的器件,要求的電阻阻值有所不同。

   (5)輸出端不允許并聯(lián)使用(集電極開路門((DC)和二態(tài)輸出門電路(TS)除外),否則不僅會(huì)使電路邏輯功能混亂,并會(huì)導(dǎo)致器件損壞。

   (6)輸出端不允許直接接地或直接接+5V電源,否則將損壞器件,有時(shí)為了使后級(jí)電路獲得較高的輸出電平,允許輸出端通過電阻R接至Vc・c,一般取電阻R=3~5.1kΩ。