一、實(shí)驗(yàn)?zāi)康?/span>

   (1)掌握組合邏輯電路的設(shè)計(jì)。F65545B2

   (2)測試驗(yàn)證設(shè)計(jì)的邏輯電路。

   二、實(shí)驗(yàn)原理

   1,設(shè)計(jì)組合邏輯電路的步驟

   使用中、小規(guī)模集成電路芯片來設(shè)計(jì)組合電路是最常見的邏輯電路。設(shè)計(jì)組合電路的一般步驟是:

   (1)根據(jù)設(shè)計(jì)任務(wù)的要求,畫出真值表;

   (2)用卡諾圖或邏輯代數(shù)化簡法求出最簡的邏輯表達(dá)式;

   (3)根據(jù)邏輯表達(dá)式畫出邏輯圖,用集成電路芯片構(gòu)成電路;

   (4)根據(jù)邏輯圖,在數(shù)字邏輯實(shí)驗(yàn)箱上搭出具體電路,驗(yàn)證設(shè)計(jì)的正確性。

   2.組合邏輯電路設(shè)計(jì)舉例

   用與非門設(shè)計(jì)一個(gè)表決電路。當(dāng)4個(gè)輸人端中有3個(gè)或4個(gè)為“1”時(shí),輸出端才為“1”。設(shè)計(jì)步驟:根據(jù)題意列出真值表,見表19,1,再填人卡諾圖表19.2。