一、實驗?zāi)康?/span>

   (1)驗證基本RS觸發(fā)器、D觸發(fā)器及JK觸發(fā)器的邏輯功能。

   (2)設(shè)計一單發(fā)脈沖發(fā)生器,驗證其功能。 FDC6310P

   二、實驗原理

   觸發(fā)器具有兩個穩(wěn)定狀態(tài),用以表示邏輯狀態(tài)“1”和邏輯狀態(tài)“0”,在一定的外界信號作用下,可以從一個穩(wěn)定狀態(tài)轉(zhuǎn)到另一個穩(wěn)定狀態(tài)。觸發(fā)器是一個具有記憶功能的二進制信息存儲器件,是構(gòu)成各種時序電路的最基本的邏輯單元。

   基本RS觸發(fā)器

   基本RS觸發(fā)器由兩個與非門交叉耦合構(gòu)成,其電路結(jié)構(gòu)和邏輯符號如圖⒛,1所示�；�本RS觸發(fā)器具有置“0”、置“1”和保持3種功能。通常稱瓦=瓦=1時的輸出狀態(tài)為保持(由與非門組成的Rs觸發(fā)器,控制端為低電平有效)。另外,基本RS觸發(fā)器也可以用兩個“或非門”組成,注意,此時為高電平觸發(fā)有效。