集成電路l的電源電壓LJcc為5V時(shí),有如下2個(gè)電源電壓參數(shù)決定芯片的功耗。

   ①輸出低電平電源電流ⅠccI'它是閘電路輸出為低電平的電源電流;對(duì)于與非門(mén),其HCPL-2631-500E產(chǎn)品規(guī)定的典型值為3mA,最大值為5,lmA(空載狀態(tài)下測(cè)試)c因此,輸出低電平的功耗.

   ②輸出高電平電源電流rccH 它是門(mén)電路輸出為高電平的電源電流;對(duì)于與非門(mén),其產(chǎn)品規(guī)定的典型值為lmA,最大值為l。8mA(空載狀態(tài)下測(cè)試)。

   注意:Ⅰcc L和Ⅰcc H均是靜態(tài)I作條件下的參數(shù);而動(dòng)態(tài)工作條件下(即電路輸出由高變低或由低變高時(shí)),實(shí)際電源電流Ι(r比Ⅰcc L和Ⅰcc H大,且頻率越高,Ⅰcc越大,尤其在估算數(shù)字系統(tǒng)功耗時(shí),這一情況必須加以考慮。

   動(dòng)態(tài)特性參數(shù)

    平均傳輸延遲時(shí)間r pd 當(dāng)與非門(mén)輸入一個(gè)矩形信號(hào)時(shí),其輸出波形對(duì)輸人波形存在一定的時(shí)間延遲;從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)之間的延遲時(shí)間,被稱(chēng)為輸出由高電平至低電平的延遲時(shí)間莎PHL,也稱(chēng)為導(dǎo)通延遲時(shí)間;從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)之間的延遲時(shí)間,・被稱(chēng)為輸出由低電平至高電平的延遲時(shí)間莎PLH,也稱(chēng)為截止延遲時(shí)間。

   最高T作頻率 在規(guī)定電源電壓和容性負(fù)載下,輸出波形尚未失真而幅度卻開(kāi)始下降時(shí)的工作頻率,被稱(chēng)為最高I作頻率。

   功耗速度積P∝・∠洲 功耗P∝與平均傳輸延遲時(shí)問(wèn)r pd是一對(duì)矛盾,減小一個(gè)參數(shù)則會(huì)引起另一個(gè)參數(shù)的增大;因此,僅僅以r pd或P∝來(lái)表征數(shù)字集成電路的性能是片面的。故為全面地反映數(shù)字集成電路的性能,通常以“功耗速度積”作為衡量參數(shù);該參數(shù)越小越好。TTL和CMOS系列的電氣性能參數(shù),請(qǐng)查閱相關(guān)的技術(shù)手冊(cè),本節(jié)不再詳述。