早期的平面雙極型集成電路主要采用反偏pn結(jié)隔離的標(biāo)準(zhǔn)埋層雙極型晶體管,收集區(qū)擴(kuò) P082ABD8散隔離雙極型晶體管,以及三重?cái)U(kuò)散層雙極型晶體管。如圖12-22所示為雙極型集成電路中晶體管的結(jié)構(gòu)示意圖。

   圖1222 雙極型集成電路中晶體管的結(jié)構(gòu)示意圖

   在這三種電路中最為常用的是標(biāo)準(zhǔn)埋層雙極型電路。標(biāo)準(zhǔn)埋層雙極型電路的襯底通常采用輕摻雜的p型硅,摻雜濃度一般在10:atoms∷cm3數(shù)量級(jí)。摻雜濃度低,可減小收集結(jié)的結(jié)電容,并提高收集結(jié)的擊穿電壓。但摻雜濃度過低會(huì)在后續(xù)工藝中使埋層下推過多。過去為了減少外延層的缺陷,通常選用偏離2°~5°的(111)晶向。但是目前為了和CMOS工藝兼容,都選用了標(biāo)準(zhǔn)的(100)晶向。其工藝流程(如圖1223所示)如下。