埋層的制備
發(fā)布時間:2017/5/31 21:07:55 訪問次數(shù):3315
埋層的制備
為了減少雙極型晶體管收集區(qū)的串聯(lián)電阻,并減少寄生plllD管的影響,在作為雙極型晶體管的收集區(qū)的外延層和襯底間通常需要制作埋層。首先在襯底上生長二氧化硅,并進行M054LBN第一次光刻,刻蝕露出埋層區(qū)域,然后注入n型雜質(zhì)(磷、砷等),隨后退火激活雜質(zhì)。
埋層雜質(zhì)的選擇原則是:首先是雜質(zhì)在硅中的固溶度要大,以降低收集區(qū)串聯(lián)電阻;其次是希望在高溫下,雜質(zhì)在硅中的壙散系數(shù)小,以減小外延時的雜質(zhì)擴散效應(yīng);此外還希望與硅襯底的晶格匹配好,以減少應(yīng)力。研究表明,最理想的埋層雜質(zhì)是As。
外延層的生長
用濕法去除全部二氧化硅層后,外延生長一層輕摻雜的硅。該外延層將作為雙極型晶體管的收集區(qū),整個雙極型晶體管便是制作在該外延層上。
生長外延層時需要考慮的主要參數(shù)是外延層的電阻率ρ。和外延層的厚度飛。為了減小結(jié)電容、提高擊穿電壓B⒕R)、并降低后續(xù)熱過程中外延層中雜質(zhì)的外推,ρe,應(yīng)該高一些,而為了降低收區(qū)串聯(lián)電阻又希望ρ"低一些。囚此ρ。需要加以折中選擇。一般外延層的厚度需要滿足以下要求:外延層厚度;鶇^(qū)摻雜的結(jié)深+收集區(qū)厚度+埋層上推距離+后續(xù)各工序中生長氧化層所消耗的外延層厚度。
埋層的制備
為了減少雙極型晶體管收集區(qū)的串聯(lián)電阻,并減少寄生plllD管的影響,在作為雙極型晶體管的收集區(qū)的外延層和襯底間通常需要制作埋層。首先在襯底上生長二氧化硅,并進行M054LBN第一次光刻,刻蝕露出埋層區(qū)域,然后注入n型雜質(zhì)(磷、砷等),隨后退火激活雜質(zhì)。
埋層雜質(zhì)的選擇原則是:首先是雜質(zhì)在硅中的固溶度要大,以降低收集區(qū)串聯(lián)電阻;其次是希望在高溫下,雜質(zhì)在硅中的壙散系數(shù)小,以減小外延時的雜質(zhì)擴散效應(yīng);此外還希望與硅襯底的晶格匹配好,以減少應(yīng)力。研究表明,最理想的埋層雜質(zhì)是As。
外延層的生長
用濕法去除全部二氧化硅層后,外延生長一層輕摻雜的硅。該外延層將作為雙極型晶體管的收集區(qū),整個雙極型晶體管便是制作在該外延層上。
生長外延層時需要考慮的主要參數(shù)是外延層的電阻率ρ。和外延層的厚度飛。為了減小結(jié)電容、提高擊穿電壓B⒕R)、并降低后續(xù)熱過程中外延層中雜質(zhì)的外推,ρe,應(yīng)該高一些,而為了降低收區(qū)串聯(lián)電阻又希望ρ"低一些。囚此ρ。需要加以折中選擇。一般外延層的厚度需要滿足以下要求:外延層厚度;鶇^(qū)摻雜的結(jié)深+收集區(qū)厚度+埋層上推距離+后續(xù)各工序中生長氧化層所消耗的外延層厚度。
上一篇:雙極型集成電路工藝流程
上一篇:深收集極接觸的形成
熱門點擊
- 恒定表面源擴散
- 二氧化硅的濕法刻蝕
- 鎢的刻蝕
- 氮化硅的干法刻蝕
- 以TEOs為硅源淀積sio2
- 埋層的制備
- 芯片互連技術(shù)
- 氣象衛(wèi)星有效載荷及其工作原理
- 目前市場上出現(xiàn)的BGA封裝,按基板的種類
- WLR――硅片級可靠性測試
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細]
- AMOLED顯示驅(qū)動芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計
- GB300 超級芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究