(1)內(nèi)外帶寬差異

   與集成電路內(nèi)部器件數(shù)量和速度的飛速增長(zhǎng)相矛盾的是外部封裝引腳數(shù)的限制。平均每VES220M1H0605-TR0個(gè)引腳對(duì)應(yīng)的內(nèi)部器件數(shù)越多,內(nèi)部節(jié)點(diǎn)的可測(cè)性與可控性就越低。同時(shí)片內(nèi)工作頻率按等比例縮小原則的增長(zhǎng)速度,也遠(yuǎn)遠(yuǎn)高于I/O帶寬(開(kāi)關(guān)時(shí)間與引腳數(shù)的積)增長(zhǎng)度。據(jù)估計(jì),到~9O13年,集成電路的特征尺寸將達(dá)到32m,而每個(gè)引腳對(duì)應(yīng)晶體管數(shù)目為86萬(wàn)個(gè),內(nèi)部工作頻率為3460MHz,而外部頻率僅為133MHz。

   (2)混合電路測(cè)試

   越來(lái)越多的結(jié)構(gòu)做在同一塊電路內(nèi),對(duì)一個(gè)包含了可編程邏輯單元、內(nèi)嵌閃速存儲(chǔ)器、射頻電路,甚至光學(xué)或微機(jī)電結(jié)構(gòu)的IC,不同的物理結(jié)構(gòu)具有各不相同的失效,必須逐一測(cè)試。在測(cè)試儀器方面,要求有不同的測(cè)試源、接收器,這對(duì)測(cè)試設(shè)備的性能和價(jià)格而是一個(gè)巨大的挑戰(zhàn)。

   (3)系統(tǒng)級(jí)芯片測(cè)試

   系統(tǒng)級(jí)芯片在結(jié)構(gòu)上具有模塊化的特點(diǎn),它的模塊設(shè)計(jì)都應(yīng)考慮到重復(fù)利用的價(jià)值。同樣對(duì)這樣模塊化結(jié)構(gòu)的測(cè)試,也可以重復(fù)使用,便于移植。如何實(shí)現(xiàn)測(cè)試模塊的打包,這對(duì)于以外部設(shè)各進(jìn)行測(cè)試的測(cè)試方案來(lái)講似乎有些困難。