國防科技大學(xué) 電子科學(xué)與工程學(xué)院 蘇耀峰 王德剛 魏急波

     引言

     軟件無線電(sdr)技術(shù)近年來發(fā)展迅速，在無線通信中的數(shù)字接收機(jī)領(lǐng)域應(yīng)用尤其廣泛。sdr中數(shù)據(jù)接口設(shè)計(jì)是關(guān)鍵的環(huán)節(jié)，以太網(wǎng)是目前最通用的數(shù)據(jù)接口之一，但是中低端的fpga通常不具備以太網(wǎng)接口，這為fpga在sdr中的應(yīng)用造成了不便。如果為fpga配置以太網(wǎng)接口，與外部網(wǎng)絡(luò)實(shí)現(xiàn)通信，將有利于sdr平臺(tái)的功能延伸，方便數(shù)據(jù)傳輸和與現(xiàn)有系統(tǒng)接口。

     本文在自行設(shè)計(jì)開發(fā)的sdr基帶信號(hào)處理平臺(tái)上，為實(shí)現(xiàn)高速解調(diào)數(shù)據(jù)的實(shí)時(shí)遠(yuǎn)程傳輸處理及接收機(jī)參數(shù)的遠(yuǎn)程配置，提出了采用fpga直接控制dm9000a進(jìn)行以太網(wǎng)數(shù)據(jù)收發(fā)的設(shè)計(jì)思路，采用xilinx系列xc2v1000 fpga和dm9000a芯片，實(shí)現(xiàn)了一種低成本、低功耗和高速率sdr平臺(tái)的網(wǎng)絡(luò)傳輸功能，最高傳輸速率可達(dá)100mbps。

     dm9000a簡(jiǎn)介

     主要特點(diǎn)

     dm9000a實(shí)現(xiàn)以太網(wǎng)媒體介質(zhì)訪問層(mac)和物理層(phy)的功能，包括mac數(shù)據(jù)幀的組裝／拆分與收發(fā)、地址識(shí)別、crc編碼／校驗(yàn)、mlt-3編碼器、接收噪聲抑制、輸出脈沖成形、超時(shí)重傳、鏈路完整性測(cè)試、信號(hào)極性檢測(cè)與糾正等。

     工作原理

     dm9000a可以和微處理器以8位或16位的總線方式連接，并可根據(jù)需要以單工或全雙工等模式運(yùn)行。在系統(tǒng)上電時(shí)，處理器通過總線配置dm9000a內(nèi)的網(wǎng)絡(luò)控制寄存器(ncr)、中斷寄存器(isr)等，以完成dm9000a的初始化。隨后，dm9000a進(jìn)人數(shù)據(jù)收發(fā)等待狀態(tài)。

     當(dāng)處理器要向以太網(wǎng)發(fā)送數(shù)據(jù)幀時(shí)，先將數(shù)據(jù)打包成udp或ip數(shù)據(jù)包，并通過8位或16位總線逐字節(jié)發(fā)送到dm9000a的數(shù)據(jù)發(fā)送緩存中，然后將數(shù)據(jù)長(zhǎng)度等信息填充到dm9000a的相應(yīng)寄存器內(nèi)，隨后發(fā)送使能命令，dm9000a將緩存的數(shù)據(jù)和數(shù)據(jù)幀信息進(jìn)行mac組幀，并發(fā)送出去。

     當(dāng)dm9000a接收到外部網(wǎng)絡(luò)送來的以太網(wǎng)數(shù)據(jù)時(shí)，首先檢測(cè)數(shù)據(jù)幀的合法性，如果幀頭標(biāo)志有誤或存在crc校驗(yàn)錯(cuò)誤，則將該幀數(shù)據(jù)丟棄，否則將數(shù)據(jù)幀緩存到內(nèi)部ram，并通過中斷標(biāo)志位通知處理器，處理器收到中斷后將dm9000a接收ram的數(shù)據(jù)讀出進(jìn)行處理。

     dm9000a自動(dòng)檢測(cè)網(wǎng)絡(luò)連接情況，根據(jù)網(wǎng)速設(shè)定內(nèi)部的數(shù)據(jù)收發(fā)速率是10mbps或100mbps。同時(shí)，dm9000a還能根據(jù)rj45接口是采用對(duì)等還是交叉連接方式而改變數(shù)據(jù)收發(fā)引腳的方向，因此，無論外部網(wǎng)線采用對(duì)等還是交叉方式，系統(tǒng)均能正常通信。

     基于dm9000a的sdr基帶信號(hào)處理平臺(tái)網(wǎng)絡(luò)接口設(shè)計(jì)與實(shí)現(xiàn)

     下面以sdr基帶信號(hào)處理平臺(tái)的網(wǎng)絡(luò)接口實(shí)現(xiàn)為例，給出dm9000a與fpga的硬件設(shè)計(jì)和軟件配置方法。在sdr基帶信號(hào)處理平臺(tái)上，全數(shù)字接收機(jī)的中頻模擬信號(hào)經(jīng)過a／d轉(zhuǎn)換、數(shù)字下變頻、抽取濾波等解調(diào)處理后，形成連續(xù)的解調(diào)數(shù)據(jù)流，其速率為10mbps。在fpga內(nèi)部，解調(diào)輸出的數(shù)據(jù)流和以太網(wǎng)接口部分通過fifo進(jìn)行緩沖，當(dāng)解調(diào)數(shù)據(jù)達(dá)到規(guī)定的數(shù)據(jù)幀長(zhǎng)度時(shí)，fpga啟動(dòng)以太網(wǎng)發(fā)送程序，將解調(diào)數(shù)據(jù)發(fā)送到dm9000a，完成數(shù)據(jù)發(fā)送過程。在接收方向，網(wǎng)絡(luò)工作站把控制指令按照一定的幀格式組幀發(fā)送到以太網(wǎng)，dm9000a接收到發(fā)給自己的以太網(wǎng)幀并通知fpga啟動(dòng)以太網(wǎng)接收程序，fpga將相應(yīng)的數(shù)據(jù)從dm9000a的接收fifo讀到fpga內(nèi)部ram中，利用數(shù)據(jù)中的控制命令配置接收機(jī)參數(shù)，完成網(wǎng)絡(luò)對(duì)全數(shù)字接收機(jī)的遠(yuǎn)程控制。

     與fpga的數(shù)據(jù)接口和控制接口

     dm9000a的外部總線符合isa標(biāo)準(zhǔn)�？赏ㄟ^isa總線直接與fpga無縫連接。其硬件連接原理如圖1所示。

     dm9000a內(nèi)部集成了phy功能，因此可與以太網(wǎng)接口無縫連接。

     dm9000a的fpga控制

     初始化模塊

     dm9000a正常工作需要在上電后對(duì)內(nèi)部寄存器進(jìn)行初始化，該過程通過fpga對(duì)dm9000a外部控制總線和數(shù)據(jù)總線的讀寫操作完成。具體流程如下所示：

     >激活phy

     設(shè)置gpr(reg_1f)cepio0bit[0]=0；

     復(fù)位后，dm9000a恢復(fù)默認(rèn)的休眠狀態(tài)，以降低功耗，因此需要首先喚醒phy。

     >進(jìn)行兩次軟復(fù)位，步驟如下：

     設(shè)置ncr(reg_00)bit[2：0]=011，至少保持20μs；

     清除ncr(reg_00)bit[2：0]=000；

     設(shè)置ncr(reg_00)bit[2：0]=011，至